搜索【verilog实现】的结果

cordic算法verilog实现

cordic算法的verilog语言实现，包含简单版和复杂版两个doc文档，简单版亲测EP2C8Q208芯片成功

2021-10-25 14:17:28 11KB cordic verilog fpga

1

异步fifo的verilog实现

该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有testbench。

2021-10-24 22:25:14 318KB 异步FIFO 跨时钟域 fpga基础 数字ic面试

1

8-13编码器 verilog 实现包含仿真图

所谓的优先编码，救是看你的输入，只要给定的位进行编码，低于该位不管是什么电平信号都无所谓。这就是所谓的优先

2021-10-22 00:04:59 100KB 74ls148 优先编码器

1

Verilog实现ALU.zip

使用Verilog语言实现一个四位的ALU运算单元（包括设计文件和约束文件）

2021-10-20 14:29:38 1KB Verilog ALU

1

FPGA中利用Verilog实现按键去抖动

利用verilog代码实现FPGA中的按键去抖动，资源不需要积分，希望对大家有用。

2021-10-19 16:42:58 2KB FPGA Debounce 按键去抖动 Verilog

1

Verilog实现串口通信

RS-232使用异步通讯协议，用verilog实现rs232

2021-10-19 16:13:26 97KB Verilog，串口通信，rs232

1

RS译码中的钱搜索模块 VERILOG实现

本代码用于RS译码中的钱搜索模块很有实用价值用VERILOG代码实现

2021-10-18 22:11:36 3KB RS 钱搜索

1

verilog实现的电子琴.txt

数电课程设计的verilog代码，具有按键演奏和自动播放一段内置音乐功能的简易电子琴

2021-10-18 22:05:53 4KB 数电 verilog 电子琴代码 fpga

1

FPGA——使用verilog实现串口接口驱动uart_test.rar

做了一个串口读写的简单测试案例，上位机发送0x55AA，下位机将返回0x66BB。请结合文章https://blog.csdn.net/weixin_40615338/article/details/120810470学习。工程文件是vivado文件。

2021-10-18 22:02:25 16.24MB FPGA UART verilog 串口通信

1

verilog实现串口通信

包括发送模块，接收模块和testbench

2021-10-18 10:35:16 10KB verilog 串口通信

1