本次设计使用了串行的方法实现CRC校验和检验电路，其中信息码为16位，生成多项式为9位；CRC校验电路的关键是要弄明白其算法思想和电路的工作原理，即用异或和移位寄存器的组合来实现电路。 采用了自下向上的设计方法，以基于74系列门电路构建电路。并在具体的Altera公司的Cyclone器件库下进行综合，设计时，采用原理图输入法在Quartusll中进行设计和仿真，使整个设计工作更加简单、有效，既增强了设计者对数字集成芯片应用的理解，又体现了现代电子系统设计方法的优越性，仿真结果满足期望，符合要求。

用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1

基于FPGA等精度测频算法实现的高精度频率计，本人亲测通过，控制为51单片机。

基于QuartusII的多功能数字钟设计

不错的讲义可以帮助你完成第一次仿真 对于新手来说是很好的帮助

这个是在QuartusII 平台上用VerilogHDL语言写的四位全加器工程，用的是原理图输入方式。 其中包含三个文件夹对应的三个工程分别为一位半加器、一位全加器、四位全加器；从底向上的编程思想，先建立一位半加器工程-接下来是一位全加器-最后4位全加器--三个工程皆可独立运行。 芯片选的是用的Cyclone II：EP2C35F484I8芯片。 其中双击.qpf文件可直接打开此工程；双击.v文件可打开此程序源码；双击.vwf可打开此工程的仿真文件，可以直接仿真结果。 有疑问可随时私聊我解答。

含时序仿真、代码、RTL网表 掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同时电路应支持无符号数，其中复位是异步复位。要求写出VHDL代码，并导出RTL网表。最后通过时序仿真为A,B赋不同的值，以检验电路的正确，同时加深对时序电路的认识。

曼彻斯特编解码，同步等完整的QuartusII工程

具体描述见https://blog.csdn.net/weixin_46841376/article/details/115540172

具体描述见：https://blog.csdn.net/weixin_46841376/article/details/115368646