寄存器加法器.docx
含时序仿真、代码、RTL网表 掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同时电路应支持无符号数，其中复位是异步复位。要求写出VHDL代码，并导出RTL网表。最后通过时序仿真为A,B赋不同的值，以检验电路的正确，同时加深对时序电路的认识。
文件下载
评论信息
其他资源
- 镁光DDR4功耗计算工具
- php5.6版本
- 电子设计大赛常用模块
- 世界各国行政区国界shp地图
- 硬件工程师面试题集(含答案_很全)
- 旅游网站前端代码
- 运输问题初始解求法MATLAB实现（最小元素、Vogel、西北角）
- 北邮形式语言自动机考试卷.zip
- smoking_calling_test.zip
- STM32F103C8T6 + JDY-31 + L298N 蓝牙小车.zip
- IEEE 1588 ptp 代码实现
- AutoHotkey1.1.33.02.rar
- 笔记+源代码.7z
- 用dbschema工具导出Informix数据库的结构的具体步骤
- DSP芯片的原理与开发应用.pdf
- 自行车租赁商业计划书
- Device Provisioning Protocol v1.0
- GB16796-2009
- big data analysis
- 在Eclipse中创建Spring应用
- DEA的Matlab程序
- 阿里云短信服务demo源码实例下载
- CAD车模大全
- 郭天祥10天学会PIC单片机.
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明