寄存器加法器.docx
含时序仿真、代码、RTL网表 掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同时电路应支持无符号数，其中复位是异步复位。要求写出VHDL代码，并导出RTL网表。最后通过时序仿真为A,B赋不同的值，以检验电路的正确，同时加深对时序电路的认识。
文件下载
评论信息
其他资源
- 时间序列-源码
- 离散数学-左孝凌等 上海科学技术文献出版社
- Win7-USB3.0-Creator-V3-Win7Admin.7z
- 华为顶级认证HCIE RS 3.0实验模拟题 含TS拓扑及解法+TAC文档（需手工搭拓扑）+LAB模拟题
- 一个简单的商城Demo手机android端源码
- otp_src_19.3.tar.gz
- MATLAB语音信号分析与合成代码
- PacketTracer实验成品全集
- i2 Analyst's Notebook 8 培训教材
- 配置OpenGL以及glaux所需资源（.h,.dll）
- 时间序列数据库的秘密(二)——索引
- y00913.github.io-源码
- Java：Java语言学习-源码
- 2.Lion-Game.zip
- Setup_EmbeddedStudio_ARM_v430c_win_x64.rar
- 基于单片机的纸张计数源代码.zip
- Oracle Linux 7 安装 Oracle 11.2.04 记录.pdf
- 影院管理系统
- nodejs的express实现的1对1即时通讯实例
- python3学习路线+思维导图【精】
- DBImport工具
- java框架实现泡泡龙游戏
- Socket双向通信基础代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明