寄存器加法器.docx
含时序仿真、代码、RTL网表 掌握VHDL描述时序电路的方法，学会用VHDL设计4位寄存器加法器。同时电路应支持无符号数，其中复位是异步复位。要求写出VHDL代码，并导出RTL网表。最后通过时序仿真为A,B赋不同的值，以检验电路的正确，同时加深对时序电路的认识。
文件下载
评论信息
其他资源
- 数据库系统概论第五版
- 基于单片机的体温呼吸检测系统设计
- 完成端口IOCP+UDP源码
- 黑马程序员Python入门教程讲义及源码
- TOA/AOA定位算法C语言代码
- 先进PID控制MATLAB仿真 第4版 刘金琨 扫描版（带书签+仿真程序）
- 机械设计二级减速器课设
- 教材管理系统教材管理系统
- 基于javaweb图书馆管理系统项目源码
- 风险评估报告模板-非涉密信息系统信息安全风险评估报告
- 根发艺友情链接平台-免费网址导航版 v1.8.zip
- 联想z470 win7 64位安装双系统黑苹果mac 各种错误-附件资源
- altera cpld max v系列AltiumAD集成库 + Cadence orcad Capture元器件库原理图库.zip
- MineTinker：一个由TinkersConstruct启发的Spigot插件-源码
- modbus协议栈
- 直接安装Step7 v11 sp1 sp2, 下载地址
- Android应用源码之蓝虫火车票余票查询源码
- 银行esb开发全过程（使用webservice）
- 2018最新全国城市名数据库，含省市区街道4级，可直接导入数据库，含坐标
- Android解决数据库注入漏洞风险的demo
- 网上书店论文ER图，功能分析图等（很全）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明