杭电FPGA远程实验平台Quartus II17.1-LCD屏图片移动

1.设计一个4时隙的时分复用模块； 要求：帧周期125US，0时隙为帧头，1时隙64Kb PCM数据，2时隙为64K CVSD数据，3时隙填充数据。 2.设计一个时分解复用模块； 要求：恢复1时隙PCM和2时隙CVSD数据，将解复用出的PCM数据和CVSD数据送PCM模块和CVSD模块译码，通过语音验证复用解复用软件是否正确。 3.超全面、超详细，包含课程设计源码和报告、器件库安装过程、硬件连接图、实验过程、测试过程、实验结论以及心得体会。

基于Intel（Altera）的Quartus II平台（复制一下就可以很方便地迁移到其他FPGA平台，如Xilinx的Vivado），使用FPGA实现 异步FIFO + 同步FIFO 的工程源码： 1、异步FIFO的设计使用指针法；同步FIFO的设计使用指针法 + 计数器法； 2、详细的设计源码；详细的仿真源码、仿真设置和仿真结果； 3、更详细的说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121136040》及《https://wuzhikai.blog.csdn.net/article/details/121152844》。

fpga开发板原理图，对从事fpga硬件开发有帮助。

描述基于FPGA的随机等效采样模块设计的相关文献。

相关文章： MicroBlaze系列教程（10）：AXI_HWICAP的使用 https://blog.csdn.net/whik1194/article/details/131503202

Fir滤波器是通信系统工程中常用的数字滤波方法，设计fir滤波器窗函数法、频率抽取法、matlab直接生成。而利用窗函数设计fir滤波器是很重要的设计方法。对窗函数的学习理解以及原理的推导进行阐述与实现

基于FPGA的多速率信号处理系统的设计

基于FPGA的OFDM基带发射机-代码

FPGA实现高速雷达信号脉冲压缩处理_姜文博(1).caj