FPGA两位显示任意进制计数器(最高100进制)
2024-06-02 20:12:14 4.59MB FPGA
1
设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候,都会使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其针对性变差,某些情况下会变得不方便或者将增加硬件成本。此时,需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。   FIFO在数字通讯芯片领域中有两个主要的作用,缓冲数据和隔离时钟。对于FIFO的设计,关键的问题是如何实现RAM的读写双方的信息交换。一般情况下,设计者都直接调用厂商为自己的FPGA专门打造的FIFO核。基本单元是FIFO所使用的RAM的读写操作的单元,如一个字
2024-06-01 09:10:05 89KB
1
数字中频正交采样的FPGA实现
2024-05-31 13:22:50 8.74MB FPGA
1
xilinx-Vivado_license-2037.lic
2024-05-29 09:18:50 854B fpga开发
1
基于FPGA的PS端的Si5340的控制文件,包括控制函数和头文件
2024-05-28 15:24:55 2KB fpga开发
1
课题目标:按行驶里程收费,起步价为6.00元,并在车行3公里后再按2元/公里计算车费; 实现模拟功能:能模拟汽车启动、停止; 主要内容:利用FPGA来实现出租车计费器,使用FPGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。同时由于FPGA的功能完全取决于VHDL语言编写的程序,不拘泥于某种芯片的特殊指令,更加提高了产品的更新换代能力。出租车计费器系统是VHDL语言的实际应用,利用VHDL语言设计出来的出租车计费器系统将实现计程模块、计时模块以及动态扫描模块等设计方法与技巧。计程模块将用计数器来完成,计数器对脉冲数计数,然后提供给程序数据。通过不同的信号,然后用比较器可以让我们确定出租车是在车行计程还是车停计时。再将数据传输到计费模块,通过多种条件判定,最后确定输出值,然后相加确定最后的费用,并显示出来。
2024-05-27 10:55:01 12.69MB fpga开发 毕业设计
1
XDU软工院选FPGA第六次实验.docx
2024-05-24 17:37:48 3.48MB fpga开发
1
XDU软工院选FPGA第五次实验.docx
2024-05-24 17:33:14 416KB fpga开发
1
XDU软工院选FPGA第四次实验.docx
2024-05-24 17:30:36 264KB fpga开发
1
XDU软工院选FPGA第三次实验.docx
2024-05-24 17:29:13 58KB fpga开发
1