研究论文-基于FPGA /CPLD的光纤陀螺仪的温度信号采集
2024-06-12 09:34:36 183KB 自动化技术
1
Multiboot和Golden介绍可参考文章: https://blog.csdn.net/whik1194/article/details/129719775
2024-06-11 15:55:23 2.42MB Xilinx FPGA Multiboot Golden
1
DSP2812开发板相关实验
2024-06-10 21:31:35 13.7MB 课程资源 DSP实验
1
7系列时钟资源
2024-06-08 10:37:35 2.15MB Xilinx FPGA
1
FIR滤波器的设计与分析 1.基于TMS320C5500芯片设计FIR滤波器,利用matlab和CCS5.4设计FIR滤波器的过程和仿真结果。输入信号包含100Hz和200Hz两个成分,通过matlab生成一个FIR低通滤波器的各阶系数,利用CCS完成信号处理并且展示仿真结果。 2.掌握DSP处理器开发的程序框架构造,学习驱动TMS320C5500,DSP处理器程序编写并能使其正常工作。 IIR滤波器的设计与分析 1.掌握利用脉冲响应不变法设计IIR数字滤波器的原理和具体方法。 2.加深理解数字滤波器与连续时间滤波器之间的技术指标转化。 掌握脉冲响应不变法设计IIR数字滤波器的优缺点及使用范围。 FFT的设计与分析 加深对DFT算法原理和基本性质的理解; 2.熟悉FFT的算法原理和FFT子程序的算法流程和应用; 3.学习用FFT对连续信号和时域信号进行频谱分析的方法; 4.学习DSP中FFT的设计和编程思想; 5.学习使用CCS的波形观察窗口观察信号波形和频谱情况。
2024-06-08 00:53:11 3.31MB DSP iir滤波器 FFT
1
7系列 FPGA GTX/GTH 收发器
2024-06-07 15:06:15 9.09MB fpga开发
1
Verilog语言的ad9226采集串口上传程序,含signaltap波形查看。
2024-06-07 09:26:05 8.28MB ad9226 verilog fpga
1
基于小梅哥7a35t开发板
2024-06-05 20:39:59 512.4MB fpga开发 网络协议
1
基于 FPGA 的 SOPC 交通灯实时控制系统设计 本设计基于 FPGA 的 SOPC 技术,旨在实现一个实时控制的交通灯系统。该系统能够模拟交通灯的工作原理,提供一个简单、实用的解决方案。 知识点 1:FPGA 及其应用 FPGA(Field-Programmable Gate Array)是一种可编程逻辑设备,可以根据需要自定义逻辑功能。FPGA 在数字系统设计中的应用非常广泛,特别是在需要高速处理和实时控制的场景中。 知识点 2:SOPC 及其架构 SOPC(System on a Programmable Chip)是一种基于 FPGA 的系统架构,能够集成多种功能模块,例如处理器、存储器、输入/输出接口等。SOPC 的架构通常包括处理器、存储器、输入/输出接口、计时器等模块。 知识点 3:Nios II 处理器 Nios II 是一个基于 FPGA 的软核处理器,由 Altera 公司开发。Nios II 处理器具有高性能、低功耗、灵活的架构,可以应用于数字系统设计中的各个领域。 知识点 4:交通灯控制系统的工作原理 交通灯控制系统的工作原理是通过红、绿、黄三个灯的循环控制来实现交通流量的调节。绿灯亮 30 秒,黄灯亮 5 秒,红灯亮 30 秒,如此循环。 知识点 5:PIO 口和 Avalon Switch Fabric PIO 口是一个通用输入/输出接口,能够与外部设备进行交互。Avalon Switch Fabric 是一个高带宽、低延迟的交换架构,能够实现在 SOPC 系统中的高速数据传输。 知识点 6:数字显示交通灯的设计 数字显示交通灯是通过七段数码管实现的,每个灯亮的时候,数码管显示该灯亮的剩余时间,即数码管倒计时显示。 知识点 7:硬件设计和实现 硬件设计是指根据系统的需求设计和实现相应的硬件电路。硬件设计包括创建 Quartus II 工程、启动 SOPC Builder、配置硬件系统、生成 Nios II 系统等步骤。 知识点 8: timer 的应用 timer 是一个计时器模块,能够在系统中实现计时功能。在该设计中,timer 每 100ms 进行一次中断响应。 知识点 9: PIO 的配置 PIO 的配置是指对于 PIO 口的配置,包括 switch_pio、button_pio 和 led_pio 等。PIO 的配置较为繁琐,需要根据系统的需求进行设置。 知识点 10:软件编程 软件编程是指使用 Nios II IDE 环境下的用户逻辑接口工具完成封装,最后实现在 Nios II IDE 环境下的使用。
2024-06-05 16:22:33 139KB FPGA SOPC
1
基于FPGA和STM32的多通道超声信号同步采集系统设计
2024-06-05 13:43:46 2.11MB fpga stm32
1