Verilog设计一个能求出一个16bit字中两个相邻1之间最大间隙的电路。完成HDL设计及testbench描述
2019-12-21 19:22:12 2.3MB Verilog 16bit 相邻1之间
1
本文件为《数字逻辑基础与verilog设计》原书第二版的PDF资源。
2019-12-21 18:53:48 68.17MB verilog 数字逻辑电路 FPGA
1
成功的逻辑电路设计人员必须深入理解基本概念,并熟练地掌握计算机辅助设计工具。本书很好地兼顾了基本概念的教学和计算机辅助工具的实际应用,着重介绍电路的综合及如何在实际的芯片上实现电路。书中通过许多例子来引入基本概念,这些例子涉及简单的电路设计,当中不但用手工的方法,也用现代的基于计算机辅助设计的方法来完成设计。本书使用的计算机辅助设计工具是当前流行的QuartuSⅡ软件,它能自动地把Verilog设计映射到复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)中,而这两种器件是工业界最常用的可编程逻辑器件。   本书系统介绍数字逻辑基本概念与实际应用。主要内容包括:逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路(有限状态机)、异步时序电路、测试等。本书内容全面,概念清楚,结合了逻辑设计最新技术的发展。   本书适合作为电子工程、通信工程、计算机等专业数字逻辑设计课程的教材或教学参考书,也可作为相关技术人员的参考书。
2019-12-21 18:50:00 15.3MB verilog 数字逻辑基础
1
并行结构FIR滤波器的Verilog HDL代码,Vivado工程,含testbench与仿真,仿真结果优秀
2019-12-21 18:49:39 4.35MB Verilog FPGA Vivado FIR
1
基于FPGA乒乓球游戏机Verilog设计
2011-04-09 00:00:00 433KB 基于FPGA乒乓球游戏机Verilog设计
1