图文并茂、简明易懂的MIG仿真、综合、自定义用户接口教程,适合FPGA DDR3初学者
2021-10-21 11:31:06 23.47MB ISE MIG DDR3 Xilinx
1
DDR3走线规则,使用于高速电路系统设计。该文档翻译自飞思卡官方文档。内容包括:1.设计检查表 2. 终端匹配电阻功耗计算 3. VREF计算 4 DDR布线 5.仿真计算 等等
2021-10-18 18:52:10 957KB DDR3 高速电路
1
适用于DDR开发人员,测试人员
2021-10-18 17:09:07 612KB 技术文档
1
个人觉得比较经典的DDR3 SDRAM工作原理详解,对初学者和一般开发者用处较大
2021-10-15 14:50:30 722KB SDRAM
1
此文档对于JESD标准DDR4做中文解读,轻松理解DDR4标准。 ** 行业标准: 作者有数年spec经验, 熟悉JEDEC标准建立的过程. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! 如对内容质量有疑问,可提前私信咨询。
2021-10-15 09:00:50 5.66MB DRAM DDR4 DDR3 LPDDR4
204-Pin DDR3 SDRAM Unbuffered SODIMM Design Specification, Rev 1.0
2021-10-13 16:40:48 1.88MB DDR DDR2 DDR3 SDRAM
1
xilinx平台下的DDR3设计教程,可以举一反三。分三篇,这是第一篇
2021-10-08 18:36:09 20.86MB xilinx;DDR3
1
DDR3的so dimm接口规范,欢迎下载!
2021-09-26 11:52:07 262KB DDR3
1
改工程是由vivado完成的,里面包含读写的测试以及详细的文档说明。
2021-09-22 14:13:14 75.39MB fpga ddr3
1
DDR3系列之时钟信号中差分电容的重要作用pdf,差分电容?没看错吧,有这种电容吗?当然是没有的,只是这个电容并联在差分信号P/N中间,所以我们习惯性的叫它差分电容罢了。如下图一中红色框中所示即我们今天的主角,下面容我慢慢给大家介绍……
2021-09-22 14:01:55 804KB 仿真
1