搜索【数字系统】的结果

数字逻辑与数字系统白中英习题答案库

数字逻辑与数字系统第四版白中英习题答案库内附有课件ppt

2021-11-08 16:36:57 14.31MB 白中英

1

数字系统设计与PLD应用EDA训练试题

数字系统设计与PLD应用EDA训练试题,eda应用

2021-11-07 21:26:57 103KB eda

1

ACTEL数字系统现场集成技术

ACTEL数字系统现场集成技术清华大学出版社出版

2021-11-05 09:32:01 43.24MB ACTEL FPGA

1

Verilog数字系统设计教程[夏宇闻]PPT课件.rar

2021-11-04 15:01:10 683KB Verilog数字系统设计教程[夏宇闻]PPT课件.rar

1

宇闻著Verilog数字系统设计教程pdf版

数字系统设计verilog!宇闻著Verilog数字系统设计教程pdf版

2021-11-02 10:26:10 4.23MB verilog

1

数字系统自动化matlab

数字系统自动化:锐积、星积、广义星积的matlab编程

2021-11-01 10:08:36 2KB 锐积星积 广义星积 matlab

1

VivadoHLS 学习使用Vivado HLS 2018.3开发数字系统所需的高级综合设计方法。所有项目基于pynq-z2

2021-10-28 16:36:12 7.34MB 系统开源

1

夏宇闻Verilog数字系统设计教程

夏宇闻Verilog数字系统设计教程，这个是夏老师的杰作，国内最著名的教材，对于初学者和中等水平读者非常有帮助。

2021-10-26 21:45:36 23.72MB 夏宇闻 Verilog 数字系统设计 教程

1

数字系统综合设计 eda 模拟中央人民广播电台报时电路

模拟中央人民广播电台报时电路 1、实验要求： 1．1 计时器运行到59分49秒开始报时，每鸣叫1s就停叫1s，共鸣叫6响；前5响为低音，频率为750HZ，最后1响为高音，频率为1KHz； 1．2要有分秒显示

2021-10-26 08:40:26 136KB 数字系统综合设计 eda 模拟中央人民广播电台报时电路

1

华南理工大学数字系统设计期末试卷（VHDL）.zip

2021-10-23 15:56:15 1.83MB 华南理工大学数字系统设计期末试卷

1