本设计采用重定时以及折叠的方法，将原本使用24个乘法器的线性相位48阶fir设计成为只需要使用3个乘法器的fir，减少了硬件电路的开销。使用vhdl语言编写程序。

vhdl编写的MIPS模拟CPU，只不过需要在机子上安装下ghdl的模拟器simulator（google下ghdl的官网），还有就是需要安装perl解释器，因为其中的building是用perl脚本写的哟

为解决雷达探测能力与距离分辨力之间的问题，在线性调频信号脉冲压缩的原理的基础上，利用MATLAB软件对数字脉冲压缩算法进行仿真，给出一种基于FPGA分布式算法的时域脉冲压缩实现结构，利用图形编辑和VHDL硬件描述语言混合编程，完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量，提高脉冲压缩的效率。

内含32位，8位减法器的vhd代码文件，和验证32位减法器设计正确的波形图的vwf文件，做实验时在网上搜了很久都没搜到用vhdl做的32位减法器，这些都是刚做完实验的验证过的，应该没有问题

根据计算机中状态机原理，利用VHDL设计汽车尾灯控制器的各个模块，并使用EDA 工具对各模块进行仿真验证。汽车尾灯控制器的设计分为4个模块：时钟分频模块、汽车尾灯主控模块，左边灯控制模块和右边灯控制模块。把各个模块整合后就形成了汽车尾灯控制器。通过输入系统时钟信号和相关的汽车控制信号，汽车尾灯将正确显示当前汽车的控制状态。

电梯控制器的程序 1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的所以请求信号，并按照电梯运行规则依次响应，每个请求信号保留至执行后消除。 6、 电梯运行规则：当电梯处于上升模式时，只响应比电梯所在位置高的上楼信号，由下至上依次执行，直到最后一个上楼请求执行完毕，如更高层有下楼请求时，则直接升到有下降请求的最高楼接客，然后进入下降模式，但电梯处于下降模式时，则与上升模式相反。 7、 电梯初始状态为一层门开。

ssram芯片(ISSI)读写时序的解释，以及ssram同步静态RAM读写程序，可用作模块。

本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FPGA芯片中实现后的仿真结果和测试结果，这些结果表明设计的正确性和可行性。分频器采用VHDL语言编程实现，用户可以自行设置分频器功能，这种分频器设计具有很强的实用性和可移值性。

小波变换使用VHDl DWT 很使用的，可以试试

本文介绍的是EDA中的电梯控制器的主要VHDL源程序