1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器 8.乘法流水线设计 9.原码一位乘法器设计 10.补码一位乘法器设计 11.MIPS运算器设计

华中科技大学计算机组成原理实验，EduCoder平台运算器实验HUST，前五关可直接通关，中国大学mooc里面可以搜到logisim教程哦。

华科数据库课程实验13——网上书店管理系统数据库设计。压缩文件包括一个sql文件和WORD文档，其中SQL为初步实现的数据库文件；WORD文档描述了需求分析、数据字典、ER图、ER图转换为关系模式以及初步具体实验代码截图。

MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设

计算机数据表示实验(HUST)

需要的可以自取，点个赞关注被

头歌计算机数据表示实验(HUST)9关通过全代码

编译原理源码分享（HUST）

hust接口实验，包括实验所有源码和报告pdf

educoder平台谭志虎《计算机组织与结构》控制器设计4-1MIPS CPU设计(HUST) 利用运算器实验，存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及 Logisim 中其它功能部件，构建一个3232位 MIPS CPU 单周期处理器。数据通路 要求支持88条 MIPS 核心指令，最终设计实现的 MIPS 处理器能运行实验包中的冒泡排序测试程序 sort.asm，该程序自动在数据存储器00~1515号字单元中写入1616个数据，然后利用冒泡排序将数据升序排序，要求统计指令条数与 MARS 中的指令统计数目进行对比。