有运算器设计的1-11关：复制代码，放进头歌，满分过 本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码—位乘法器设计 第10关：补码—位乘法器设计 第11关：MIPS运算器设计

华中科技大学-计算机组成原理-educoder Logisim-储存系统设计（HUST） 答案代码 1.汉字字库存储芯片扩展实验 2.MIPS寄存器文件设计 3.MIPS RAM设计 4.全相联cache设计 5.直接相联cache设计 6.4路组相连cache设计 7.2路组相联cache设计

下载后可获得压缩包内含有：本人课程学习闯关通过的代码 1.8位可控加减法电路设计、2.原码一位乘法器设计、3.MIPS运算器设计、4.汉字字库存储芯片扩展实验、5.寄存器文件设计、6. MIPS RAM设计、7.4路组相连cache设计、8. 单周期MIPS CPU设计、9.微程序地址转移逻辑设计、10.MIPS微程序CPU设计、11.硬布线控制器状态机设计、12.多周期MIPS硬布线控制器CPU设计（排序程序）。每个实验的txt文件和logisim平台的circ文件对应每一个关卡，可直接复制粘贴完成闯关，非常便捷，方便学习有困难的同学对照学习，该文件是最新版答案2023年的。

头歌平台计算机组成原理实验2 运算器设计（HUST）1-11关全答案，包含txt和circ 让你的实验轻轻松松完成（作弊不好，但是有效）

本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。 第1关：单周期MIPS CPU设计.txt 第2关：微程序地址转移逻辑设计.txt 第3关：MIPS微程序CPU设计.txt 第4关：硬布线控制器状态机设计.txt 第5关：多周期MIPS硬布线控制器CPU设计（排序程序）.txt 存储器第七关.txt HUST1.txt 以下内容因还在构建中，还请谅解…… 第6关：单周期CPU单级中断机制设计(构建中) 第7关：单周期CPU多级中断机制设计---硬件堆栈(构建中) 第8关：单周期CPU多级中断机制设计---内存堆栈(构建中)

本实训项目帮助大家理解计算机中重要部件---存储器，要求同学们掌握存储扩展的基本方法，能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件 cache。 第1关汉字字库存储芯片扩展实验 第2关MIPS寄存器文件设计 第3关MIPS RAM设计 第4关全相联cache设计 第5关直接相联cache设计 第6关4路组相连cache设计 第7关2路组相联cache设计

头歌-计组-MIPS单周期CPU设计(24条指令)(HUST)，免费，不需要积分

头歌-计组-存储系统设计(HUST)

头歌-计组-计算机数据表示实验(HUST)

计算机组成原理实验 数字逻辑 交通灯系统设计(HUST) 12关答案