基于FPGA的数字密码锁设计。内含设计报告、verilog源程序、EGO1电路图
2022-10-24 15:04:33 5.46MB FPGA EGO1 数字密码锁 vivado
1
数电实验课设——基于FPGA(EGO1平台)的多功能番茄钟。 功能有:基础功能:“二十五分钟”与“五分钟”倒计时之间实现番茄循环、按键控制、暂停功能、清零复位功能。附加功能:时间调节功能、正计时功能、闪烁提醒功能、状态显示功能。
2022-10-21 11:04:14 2.85MB EGO1 FPGA 番茄钟 vivado
1
vivado2017.4 扩展多网口axi_ethernet+DMA 和 多串口axi_uartlittle
2022-10-16 18:05:33 204.04MB vivado
1
vivado licence with SRIO function+ISE licence; ISE,Vivado2016 2017 2018 2019 2020都能使用。
2022-10-16 18:05:24 12KB SRIO vivado licence
1
该文件夹可直接修改脚本文件使用VCS和Verdi工具仿真Vivado工程,可以带IP核。
2022-09-30 09:07:18 61.14MB VCS Vivado FPGA
1
亲测可适用于vivado2019.2及以下版本,基本上所有的XILINX ip都可使用
2022-09-29 21:48:19 7KB 源码软件 tcp/ip 网络协议 网络
1
xilinx vivado验证必须的license文件,适用于近年来几乎全部vivado版本(2014-2021)
2022-09-28 16:44:06 1012B vivado xilinx fpga Verilog
1
将MPSOC设备模拟为U盘,实现通过电脑访问U盘设备的读写。可以自行切换实现USB2.0与USB3.0设备的模拟。
2022-09-28 15:29:58 48.66MB vivado vitis usb
1
vivado2021.2 包含相关安装文件+安装验证文件,是百度网盘链接。 全部文件大小大概在72G左右,下载前请确保电脑内有相应大小的空间。 另附一份安装教程,可根据安装教程进行相应的安装。 本安装包仅供个人学习研究使用,严禁用于商业用途。
2022-09-27 21:20:14 831KB vivado fpga xilinx Verilog
1
Xilinx FPGA 权威设计指南:基于 Vivado 2018 集成开发环境
2022-09-20 22:53:35 89.55MB
1