搜索【VIvado】的结果

Vivado_RAM_2017_4.zip

Vivado IP RAM 仿真

2022-10-31 22:11:05 31.62MB Vivado RAM

1

实现流水灯的控制verilog程序，源程序vivado 2015.4

2022-10-31 15:47:16 7.1MB verilog流水灯 verilog_流水灯 vivado_led vivado_流水灯

1

中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。

2022-10-31 15:00:31 1KB verilog_vivado wh2 vivado vivado中值滤波

1

CAN驱动器-MCP2515-接口程序-Verilog,mc33152驱动电路图,Vivado

CAN驱动器-MCP2515-接口程序-Verilog

2022-10-31 09:27:02 9KB mcp2515 CAN-verilog；MCP2515

1

Multi_cpu.zip_Vivado CPU_cpu_cpu verilog_多周期CPU_多周期CPU vivado

多周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado

2022-10-30 19:54:11 232KB vivado_cpu cpu cpu_verilog 多周期cpu

1

FPGA实现Jpeg压缩，和视频采集程序

2022-10-27 09:22:54 102KB jpegfpga fpga viewv1m 视频压缩FPGA

1

Vivado设计流程实验报告1

1、实验目的 2、实验要求 1、实验结论 2、讨论 1、通过编写 HDL 文件的方式创建 Vivado 设计 3、写出测试激励，在测试激励中进行仿真 4、综合、

2022-10-26 14:49:16 895KB fpga开发

1

基于FPGA的数字密码锁设计（EGO1开发板）（Vivado）

基于FPGA的数字密码锁设计。内含设计报告、verilog源程序、EGO1电路图

2022-10-24 15:04:33 5.46MB FPGA EGO1 数字密码锁 vivado

1

基于FPGA（EGO1平台）的多功能番茄钟

数电实验课设——基于FPGA（EGO1平台）的多功能番茄钟。功能有：基础功能：“二十五分钟”与“五分钟”倒计时之间实现番茄循环、按键控制、暂停功能、清零复位功能。附加功能：时间调节功能、正计时功能、闪烁提醒功能、状态显示功能。

2022-10-21 11:04:14 2.85MB EGO1 FPGA 番茄钟 vivado

1

vivado2017.4 扩展多网口多串口

vivado2017.4 扩展多网口axi_ethernet+DMA 和多串口axi_uartlittle

2022-10-16 18:05:33 204.04MB vivado

1