Xilinx官方提供的慢切斯特编解码，用的是VHDL实现的，代码写的很好，攻城师们还可以多学习下他的代码风格。

（1）用VHDL语言编写程序，在EDA实验板上实现 （2）能正常计时。显示模式分为两种，即24小时制和12小时制。其中12小时制须显示上，下午（用指示灯显示）。时，分，秒都要显示。 （3）. 手动校准电路。用一个功能选择按钮选择较时，分功能，用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序，在EDA实验板上实现 （4） 整点报时。 （5）. 闹钟功能。 （6）．秒表功能。

一个很简单的VHDL实例，帮助大家学习VHDL，这是一个关于过河游戏的程序。

FPGA的RDS调制器 此代码随FM发射器一起提供。 如果FPGA距离接收器1m，则不需要外部组件，甚至也不需要天线。 将FM广播调至107.9 MHz（或在main.v中更改频率），并出现RDS示例文本“ TEST1234”。 有一个简单的音频合成器，按一下按钮即可播放音符。 目前仅MONEO，STEREO已计划但尚未准备就绪。 经过ULX2S测试，应该很可能移植到其他FPGA。 学分： Marko Zec，svirajfm FM无线电实验室练习，适用于ULX2S，FM发射机和音频Midi合成器复制 用于PIC微控制器DBPSK波形的NG Hubbard RDS发送器已粘贴 Christophe Jacquet，用于Raspberry PI Bit消息生成器的F8FTK RDS，C代码复制自 OonaRäisänenOH2EIQ RDS接收器“ redsea”，用于RTL

VHDL 语言 实现串口的自发自收。

VHDL 串口源码，带发送接收以及波特率选择模组，带有回环功能。

ADV7123的VHDL显示程序，DE2-115上做的

一个很简单的cpu 设计 vhdl 语言写的 ，一个老外写的，注释很完整，可用于系统结构和计算机组成原理课程设计

一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～

本文给出一个VHDL设计的串口通信程序，感兴趣的朋友可以看看。