一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123
2022-02-10 21:32:28
26KB
1
基于Zynq 7000实现ADV7125彩条VGA显示的工程，纯PL实现。ADV7125是自己用转接板手焊的测试板，感兴趣的可以自己搭一下，很简单。（我的另一条上传，实现的PS+PL的彩条实现，基于Video Timing Controller+VDMA+AXI4-Stream Video Out，可以进阶学习）
2021-08-20 14:38:15
16.02MB
1
主要是实现控制ADV7123的信号，是实现PAL D的电视信号的SYNC，BLANK等信号的产生。只上传了代码，未上传工程，太大了。请自建工程。
2021-07-08 22:46:40
2KB
1
FPGA用于控制VGA数模转换芯片ADV7123的Verilog控制代码；实现了VGA的显示时序，输出包括vga_hs,vga_vs,vga_clk,vga_blank,vga_sync,vga_R,vga_G,vga_B-The verilog code for control ADV7123 with FPGA.
2019-12-21 21:12:55
2KB
1