这本书涵盖了数电,半导体,verilog设计,当然讲得都是主要部分。
2023-03-19 17:11:09 15.3MB verilog
1
5.3应用归结原理求取问题答案(1) 例5.23 已知: (1)如果x和y是同班同学,则x的老师也是y的老师。 (2)王先生是小李的老师。 (3)小李和小张是同班同学。 问:小张的老师是谁? 解 首先定义如下谓词: T(x,y)表示x是y的老师 C(x,y)表示x与y是同班同学。 已知条件可以表示成如下谓词公式: F1: x yz(C(x,y)  T(z,x) T(z,y)) F2: T(Wang,Li) F3: C(Li,Zhang)
2023-03-17 13:07:53 1.09MB 人工智能
1
本文实例讲述了Python实现的逻辑回归算法。分享给大家供大家参考,具体如下: 使用python实现逻辑回归 Using Python to Implement Logistic Regression Algorithm 菜鸟写的逻辑回归,记录一下学习过程 代码: #encoding:utf-8 Author: njulpy Version: 1.0 Data: 2018/04/10 Project: Using Python to Implement LogisticRegression Algorithm import numpy as np import
2023-03-15 18:33:13 120KB c csv csv文件
1
逻辑分析仪软件Logic+Setup+2.3.53-master最新版本 逻辑分析仪软件Logic+Setup+2.3.53-master最新版本 逻辑分析仪软件Logic+Setup+2.3.53-master最新版本 错误修复 修复了 Linux 上的崩溃问题,其中设备的快速断开连接和连接会使应用程序崩溃。 修复了启用新测量功能时所选测量弹出框的错误 ()。ENABLE_MEASUREMENTS_V2 修复了启用新测量功能时测量弹出窗口上的单个测量删除 X 图标 ()。ENABLE_MEASUREMENTS_V2 改进 删除了左上角不需要的通道数。 调整了新测量功能的显示精度()。ENABLE_MEASUREMENTS_V2 允许在捕获过程中安装扩展。以前,扩展侧边栏已禁用。 Linux用户:我们已经看到了许多由上述错误引起的应用程序崩溃的最新报告。但是,很可能仍然存在未解决的根本原因,即我们的设备将意外断开连接并重新连接到系统。如果您观察到这一点,如果您写信支持或发布在https://discuss.saleae.com/ 5带有来自 的最后十几条消息的副本。dmesg
2023-03-14 10:16:48 164.45MB 逻辑分析仪软件Logic+Set
1
使用梯度下降的方法进行逻辑回归实战: 问题说明: 这里将建立一个逻辑回归模型来预测一个学生是否被大学录取。 假设你是一个大学的管理员,你想根据两次考试的结果来决定每个申请人的录取机会,你有以前的申请人的历史数据。可以用历史数据作为逻辑回归的训练集。对于每一个样本,有两次考试的申请人的成绩和录取决定。建立一个分类模型,根据考试成绩估计入学概率。 数据链接: 链接:https://pan.baidu.com/s/1-pjwe1ogk30WpzN4Qg1NZA 密码:wqmt 完整代码实现如下: import numpy as np import pandas as pd import matpl
1
逻辑分析仪SignalTaPⅡ在系统级调试中的应用,摘要:嵌入式逻辑分析仪SignalTapII是QuartusII软件中第二代系统级调试工具,它可以用来捕捉目标芯片内部信号节点处的信息,而又不影响原硬件系统的正常工作。通过一个多波形信号发生器的设计实例,详细阐述Signal
2023-03-10 21:28:36 285KB 开发工具
1
3.7嵌入式逻辑分析仪的使用 伴随着EDA工具的快速发展,一种新的调试工具Quartus II 中的SignalTap II 满足了FPGA开发中硬件调试的要求,它具有无干扰、便于升级、使用简单、价格低廉等特点。本节将介绍SignalTap II逻辑分析仪的主要特点和使用流程,并以一个实例介绍该分析仪具体的操作方法和步骤。 3.7.1 Quartus II的SignalTap II原理 SignalTapII是内嵌逻辑分析仪,是把一段执行逻辑分析功能的代码和客户的设计组合在一起编译、布局布线的。在调试时,SignalTapII通过状态采样将客户设定的节点信息存储于FPGA内嵌的Memory Block中,再通过下载电缆传回计算机。 SignalTap II嵌入逻辑分析仪集成到Quartus II设计软件中,能够捕获和显示可编程单芯片系统(SOPC)设计中实时信号的状态,这样开发者就可以在整个设计过程中以系统级的速度观察硬件和软件的交互作用。它支持多达1024个通道,采样深度高达128Kb,每个分析仪均有10级触发输入/输出,从而增加了采样的精度。SignalTap II为设计者提供了业界领先的SOPC设计的实时可视性,能够大大减少验证过程中所花费的时间。
2023-03-10 21:25:04 2.79MB vhdl
1
wxFormBuilder画图形页面 详细做了整个框架的布局 菜单、树、编辑框控件 生成wxPython代码
2023-03-10 20:33:41 4KB wxFormBuilder wxPyton
1
文章目录案例简介数据可视化建立分类器sigmoid函数:映射到概率的函数model 函数: 返回预测结果值cost : 根据参数计算损失gradient : 计算每个参数的梯度方向descent : 进行参数更新精度 案例简介 参考资料 逻辑回归函数 Python数据分析与机器学习-逻辑回归案例分析 案例内容 现在有一份学生两次考试的结果的数据 根据数据建立一个逻辑回归模型来预测一个学生的入学概率。 数据内容:两个考试的申请人的分数和录取决定。 # 导入相应的包 import numpy as np import pandas as pd import matplotlib as mpl im
2023-03-10 19:42:31 268KB 回归 梯度 梯度下降
1
运用DDS原理,进行任意波形发生器的设计,使得任意波形发生器兼顾DDS的优点。设计中通过实现DDS模块与单片机接口的控制部分将频率控制字由单片输入到输入寄存器模块,由相位累加器模块对输入频率控制字进行累加运算,输出作为双口RAM的读地址线,读数据线上即输出了波形幅度量化数据。其中双口RAM的内容由单片机进行更新,从而实现任意波形的发生。本设计中的相位累加器采用了8级流水线结构借助前5级的超前进位的方法,使得编译的最高工作频率由317.97 MHz提高到336.7 MHz, 实现了任意波形的发生,节约了成本,提高了开发周期,具有可行性。
1