该资料很详细描述了如何使用sdc命令，教你怎么对时序进行约束，内有例子

数字集成电路静态时序分析基础.pdf

对ISE综合后产生的有关静态时序的文件进行详细，对进一步的程序改进和优化提供依据

Altera最新Timequest时序分析高级培训教材

本人在写JESD204B的AXI4-Lite配置接口时，发现对端口时序的理解和常规的理解不一样，因此写这篇文章以作记录，具体如下。 1.1 写时序异常 按常规理解的时序图（参照SRIO）写出来的代码，ready是因，valid是果。在仿真时发现在时钟复位配置好后，ready信号并没有按想象中一样，会先拉高来等待输入数据。ready信号是一直为0的。 检查配置情况发现配置没有错误，然后对比JESD204B ip核的demo文件仿真图，发现ready信号要先等valid信号有效后才会输出一个时钟的有效信号。这成了valid是因，ready是果。因果和常规理解的是反着的。 具体的情况见第3节。 1.2 读时序异常 按常规理解的时序为，ready准备好后，输入读取的地址并且valid有效时，ready会拉低去处理内部信号，在输出对应地址数据后，再次拉高等待下一次读取。 但是JESD204B的ip中AXI4-Lite配置接口的读aready是隔一段时间输出一个固定的2个时钟高ready。即使是在availd拉高后aready也不会根据availd拉低，依然是输出固定的2个时钟高信号。这导致我们在需要连续读取内部数据时，不能单纯的把aready当成读取下一个地址准备好的依据。 具体情况见第4节。

差分干涉测量短基线集时序分析技术(SmallBaselineSubsetInSAR,SBAS-InSAR)凭借其独特的优势,在大区 域、长时间序列的地面沉降监测领域具有巨大的应用前景。利用SBAS-InSAR技术对西安市区的14景 Sentinel 影像进行处理,本次实验获取了研究区在2019-2020年的基本沉降信息。

【01】Analysis of Financial Time Series 2nd Edition 【02】introductory.time.series.with.r 【03】Time Series Analysis and Its Application with R examples 【04】计量经济学的R实现 【05】时间序列的R实现 【06】应用时间序列分析（王燕） 【07】Analysis_of_Integrated_and_Cointegrated_Time_Series_with_R 【08】Applied Econometrics with R 【09】Time Series Analysis_ With Applications in R

dc入门知识，包括什么是dc，静态时序分析，综合的流程等。 快速掌握综合和时序的相关概念

INTEL FPGA时序分析资料中文翻译版与英文原版资料。详细的介绍了FPGA时序分析的相关原理与分析方法。

从随机过程角度分析深度学习技术的应用