基于0.35μm SiGe工艺的高速高精度CORDIC处理器的ASIC实现.pdf

不是特别清晰，但是能看清，pdf添加了书签。

2008年各大IC公司的ASIC职位笔试题

在对ASIC设计进行FPGA原型验证时，由于物理结构不同，ASIC的代码必须进行一定的转换后才能作为FPGA的输入 现代集成电路设计中，芯片的规模和复杂度正呈指数增加。尤其在ASIC设计流程中，验证和调试所花的时间约占总工期的70%。为了缩短验证周期,在传统的仿真验证的基础上，涌现了许多新的验证手段，如断言验证、覆盖率驱动的验证，以及广泛应用的基于现场可编程器件(FPGA)的原型验证技术。 采用FPGA原型技术验证ASIC设计，首先需要把ASIC设计转化为FPGA设计。但ASIC是基于标准单元库，FPGA则是基于查找表，ASIC和FPGA物理结构上的不同，决定了ASIC代码需要一定的修改才

ASIC后端设计各种文件说明（CIF,LEF,DEF,SDF,SPEF,ALF,PDEF,TLF等）

为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现。与 MIPS处理器中使用的除法器相比,电路最大延迟减少了27%,计算所需时钟周期数减少了68%,速度性能改善了 77%左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。

ASIC芯片设计生产流程，ASIC芯片设计生产流程，ASIC芯片设计生产流程，ASIC芯片设计生产流程，ASIC芯片设计生产流程，ASIC芯片设计生产流程，ASIC芯片设计生产流程，可供参考和学习

Springer ASIC 低功耗设计的最新经典外文书籍（原版）

本文的第1 章简要介绍了深亚微米数字集成电路的设计流程。从第2 章开始我们将分 章节详细介绍各个主要步骤。第2 章介绍系统行为级仿真方法。第3 章介绍行为级综合和 模型编译。第4 章解释了综合的概念，介绍了逻辑综合的实现及讨论了几个常见问题的解 决方法。第5 章解决了版图后仿真的实现问题，阐述了各种技术库的生成，比较了系统行 为级仿真和综合后仿真的区别。第6 章介绍了Formal Verification 和其他辅助工具的应 用。第7 章详细讲述了自动化布局布线方法，解决了clock tree 的生成问题。由于版图后 仿真与综合后仿真在操作上没什幺区别，这里没讲。

行业资料-电子功用-Σ-Δ微加速度计接口ASIC芯片中基于质量块静电力反馈的线性化电路.pdf