编译原理的课程设计，使用LR(0)分析方法设计一个计算器 1. 计算器必须能够完成加、减、乘、除、幂、括号（）等运算符号； 2. 将算术运算表达式写成LR(0)文法； 3. 给定任意符号串，判断其是否为正确的表达式，若是给出计算结果； 4. 进行语法分析必须采用LR(0)分析方法

我曾经羡慕CPU设计师，那些幸运的工程师可以使用昂贵的工具和晶圆厂。 现在，现场可编程门阵列使每个人都可以使用预处理器和集成系统设计。 这些天我设计了自己的片上系统，非常有趣。 20-50 MHz FPGA CPU非常适合许多嵌入式应用。 它们可以支持自定义指令和功能单元，并且可以重新配置以增强片上系统开发，测试，调试和调整。 当然，FPGA系统提供高集成度，短上市时间，低NRE成本，以及整个系统的简单现场更新。 FPGA CPU也可能为旧问题提供新的解决方案。  在自我测试期间，其FPGA被配置为CPU并运行测试。 之后，FPGA被重新配置为正常操作，作为硬连线信号处理数据路径。

利用单片机AT89S51与ADC0809设计一个数字电压表，能够测量0－5V之间的直流电压值，四位数码显示，但要求使用的元器件数目最少。

用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分，显示，键盘控制。

用c++设计一个Complex复数类，重载运算符“＋”、“－”，并设计测试程序。

设计课题2：用与非门设计一个4位代码数字锁.pdf

1.在图形编辑器中采用LPM图元设计一个4-16译码器，以decoder16.gdf命名保存。将器件设定为EPM7128LC84-6。输入D、C、B、A绑定到10,11,12,13管脚，输出Y0….Y15按顺序绑定到60至75管脚。进行波形仿真，验证功能正确。分析节点A到节点y15的最短延时。 2.在图形编辑器中，采用基本门电路设计一个一位的全加器，以FADDER.gdf命名保存。器件设定为EPM7128LC84-6。输入Ain、Bin、Cin（进位输入）分别绑定到Pin21、22、23，输出So、Co分别绑定到Pin41、42。进行波形仿真验证其功能正确。分析输入节点到输出节点的最短时间。

matlab数字时钟，设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。 可手动校正时、分时间和日期值.rar

设计一个给定LR分析表，输入一个句子，能由依据LR分析法判别句子的合法性。

基于UNIX Socket和MySQL数据库，设计一个交易型中间件系统。服务器数据库使用Linux提供的免费的MySQL。开发时主要用到C访问MySql的接口程序MySql C API。Linux下使用C语言的图书管理系统，可跨系统和平台.