在FPGA上设计一个基于RISC的SoC CPU系统

RISCFPGA

我曾经羡慕CPU设计师，那些幸运的工程师可以使用昂贵的工具和晶圆厂。现在，现场可编程门阵列使每个人都可以使用预处理器和集成系统设计。这些天我设计了自己的片上系统，非常有趣。

20-50 MHz FPGA CPU非常适合许多嵌入式应用。它们可以支持自定义指令和功能单元，并且可以重新配置以增强片上系统开发，测试，调试和调整。当然，FPGA系统提供高集成度，短上市时间，低NRE成本，以及整个系统的简单现场更新。

FPGA CPU也可能为旧问题提供新的解决方案。在自我测试期间，其FPGA被配置为CPU并运行测试。之后，FPGA被重新配置为正常操作，作为硬连线信号处理数据路径。

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

在FPGA上设计一个基于RISC的SoC CPU系统

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载