单bit信号跨时钟域工程(verilog) 1. 电平同步器 2. 边沿同步器 3. 脉冲检测器 已经在vivado2019.1平台验证通过
2024-06-17 15:07:00 249KB verilog
1
如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧,~_~),那么去享受原文吧。或者你可以考虑看看特权同学的翻译水平,哈哈……
2024-03-14 18:53:13 245KB FPGA 跨时钟域信号处理 fpga设计
1
该文件主要内容是包括了在FPGA或者数字IC设计中产生的跨时钟域的各种问题,并有详细的解决方案,可以应对面试过程中所包含的知识点。
2022-11-24 01:01:12 1.69MB 数字IC FPGA 跨时钟域
1
引言:设计者有时候需要将处于两个不同时钟域的系统对接,由于接口处是异步(会产生setuptime 和holdtime violation,亚稳态以及不可靠的数据传输)的,因此处理起来较同步逻辑更棘手,需要寻求特殊处理来进行接口界面的设计。 (文中给出了两种解决方法,共4页,有彩图。个人推荐阅读)
2022-09-04 10:49:32 149KB 跨时钟域 FPGA FIFO 异步传输
1
FPGA跨时钟域设计,深入理解跨时钟域的设计,实际工程经验
2022-05-18 15:33:03 566KB fpga 跨时钟域
1
CDC Seminar Apr 2014 - c2.pdf(IC设计跨时钟域检查)
2022-03-07 20:45:11 3.55MB IC设计验证 跨时钟域检查
1
三模冗余(TMR)电路中的跨时钟域信号可能会受到来自信号偏差和空间单粒子效应(SEE)的组合影响。通过建立数学模型,对这两个问题进行分析和量化。最后针对长脉宽和短脉宽源信号的不同情况,提出了相应的解决方案。
2022-01-26 23:07:43 334KB 三模冗余
1
基于SystemVerilog的跨时钟域设计与验证,翻译Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
2022-01-13 20:28:54 4.98MB 跨时钟域设计 Verilog
1
说到异步时钟域的信号处理,想必是一个FPGA设计中很关键的技术,也是令很多工程师对FPGA望而却步的原因。
2021-12-05 07:39:13 112KB FPGA 跨时钟域信号处理 MCU 文章
1
在逻辑设计领域,只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用,FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差,也可能没有任何频率关系,即通常所说的不同频不同相。
2021-11-15 21:42:05 156KB 基于FPGA 跨时钟域 信号处理 握手信号
1