只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
跨时钟域设计.zip
跨时钟域设计.zip
上传者:
42183170
|
上传时间: 2022-01-13 20:28:54
|
文件大小: 4.98MB
|
文件类型: -
跨时钟域设计
Verilog
基于SystemVerilog的跨时钟域设计与验证,翻译Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
文件下载
立即下载
评论信息
其他资源
计算机网络cisco校园网搭建.pkt
窗函数法设计FIR数字滤波器Matlab程序——汉宁窗
CAD 南方CASS消影插件
数据结构大作业之学生管理系统(代码+详细说明书)
华为8145V电信光猫恢复电信界面ZIP
鱼眼图像几何模型校正实验Matlab
snort-2.8.3.1源码及windows安装包
ios激活锁解除工具
ShareMouse V4.0.42 绿色免安装破解版,共享鼠标键盘
利用MATLAB仿真软件系统结合双线性变换法设计一个数字巴特沃斯高通IIR滤波器.
天龙八部外挂易语言源码
135富文本编辑器
C_Primer_Plus_3_P68_05.c
MATLAB源码集锦-matlab模拟病毒传播
愤怒的小鸟.apk经典珍藏版
变频器资料
HiUpdateEdit 工具使用指南.pdf
智能决策支持系统---作战防御
SqlServer存储过程、游标讲解
套打软件 公司打印 完美破解
DTcms5.0_NET开源CMS_附带手机版_附带动软三层代码模板_适用微信开发
PowerTool64位 V1.9(支持到win10)
开源书架 开源书架 开源书架 开源书架
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
基于yolov4-keras的抽烟检测(源码+数据集)
韦来生《数理统计》课后习题与答案
麻雀搜索算法(SSA)优化bp网络
多目标优化算法(四)NSGA3的代码(python3.6)
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
Alternative A2DP Driver 1.0.5.1 无限制版
拾荒者扫描器.zip
transformer_pytorch_inCV.rar
科研伦理与学术规范 期末考试2 (40题).pdf
安卓开发期末大作业----单词本(源码,任务书,大报告,apk文件)(基于andord studio)
得到品控手册7.0.pdf
基于ray filter的雷达点云地面过滤ROS节点
Vivado license 永久
simulink仿真实现光伏发电MPPT+能量管理
校园网规划与设计(报告和pkt文件)
最新下载
MC7700 MC7710 windows驱动
C#单点定位程序
西门子S7200smart变频器恒压供水一拖二PLC程序
TailwindUI PRO高级版最新版ZIP打包
Compiler Version 5编译器
成本收集器与重复制造20101125.docx
光伏功率预测数据集.rar
宿舍管理应用系统.zip
(DIY设计)音频采集卡电路+测试说明+制作说明-电路方案
奶爸的终极武器——具有防偷、尿床等多功能的智能婴儿床设计(硬件+源码+论文等)-电路方案