只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
跨时钟域设计.zip
跨时钟域设计.zip
上传者:
42183170
|
上传时间: 2022-01-13 20:28:54
|
文件大小: 4.98MB
|
文件类型: -
跨时钟域设计
Verilog
基于SystemVerilog的跨时钟域设计与验证,翻译Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
文件下载
立即下载
评论信息
其他资源
各种CRC校验计算源码
拍照和调用系统图库
Linux C编程实战.童永清(带详细书签)
孤立词0-9的语音识别(代码+报告)
汽车站售票管理系统.doc
SHP转VCT工具
.net期末大作业(超市系统!)
Dell R730 for server 2008 R2服务驱动(含网卡、H330阵列卡、主板、显卡)
仿天猫商城ssm框架
scratch3.0制作,飞机游戏大战,带内置外挂功能,全部源码和软件
3dsMAXScript 完全学习手册(完美版)
绿联USB转rs232驱动程序
水印相机图片
材料力学中的挠曲线绘图MATLAB程序
新福利!魅族MX~MX3全系列(固件解包工具)
grafana+influxdb+jmeter.json
036-新员工入职培训模板.pptx
北京邮电大学804信号与系统历年考研真题及参考答案
generator.rar
SoapExample.rar
编译原理讨论课PPT(pl0编译器源程序讲解)
k-means MATLAB源代码
EMD程序 瞬时频率计算
高德地图面积测量工具
java网络对战的国际象棋源码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
2019年秋招—华为硬件工程师笔试题目.pdf
android开发期末大作业.zip
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
科研伦理与学术规范 期末考试2 (40题).pdf
IEEE33节点配电网Simulink模型.rar
20200318附加-2019年电赛综合测评方案详细计算过程(pdf版本,有朋友反映word版本乱码,特意转为pdf)
Microsoft Visual C++ 2015-2019 运行库合集,包含32位64位
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
基于STM32的电子时钟设计
SSM外文文献和翻译(毕设论文精品).doc
mingw-w64-install.exe
MTALAB NSGA2算法
基于hadoop商品推荐系统课程设计
Android小项目——新闻APP(源码)
拾荒者.exe同时ID扫描器IP扫描器
最新下载
黑金Sparten6开发板Verilog教程V1.6+Microblaze教程V1.1
黑金Sparten6开发板Verilog教程V1.6
奇妙三数字3代破解版
madExcept5_源码版.rar
McgsPro 3.5.1.6963 组态软件安装包
2.0—4.5版本的log4net.dll文件.rar
GaussDB-driver 高斯数据库驱动 包含jdbc odbc GDS
FreeRTOS在M0上的移植
足球联赛Excel计分表
Intel(R) Ethernet Connection X722 for 1GbE