数字通信第五版John G. Proakis-张力军译(中文版教材PDF带目录)附加重点章节英文答案
1
数字图像处理(冈萨雷斯)中英文答案+Matlab和C++代码全网最完整版 集合了网上所有版本的资源 冈萨雷斯第三版答案,第四版答案 有Matlab源码,C++源码,python案例 直接下载带走
2024-02-27 09:24:16 98.99MB matlab 数字图像处理
1
现控 11版 bishop 电子工业出版社出版
2023-05-24 21:05:51 4.82MB 现代控制系统 英文版 11 bishop
1
密码编码学与网络安全(第五版)英文答案 详细答案
2023-03-20 16:42:03 986KB 网络安全
1
RISC_CPU是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。从第四章我们知道可把它 分成八个基本部件: 1)时钟发生器 2)指令寄存器 3)累加器 4)RISC CPU算术逻辑运算单元 5)数据控制器 6)状态控制器 7)程序计数器 8)地址多路器 各部件的相互连接关系见图8.2。其中时钟发生器利用外来时钟信号进行分频生成一系列时钟信号, 送往其他部件用作时钟信号。各部件之间的相互操作关系则由状态控制器来控制。各部件的具体结构 和逻辑关系在下面的小节里逐一进行介绍。 8.2.1时钟发生器 时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU 的其他部件。其中fetch是外来时钟 clk 的八分频信号。利用fetch的上升沿来触发CPU控制器开始 执行一条指令,同时fetch信号还将控制地址多路器输出指令地址和数据地址。clk1信号用作指令寄 存器、累加器、状态控制器的时钟信号。alu_clk 则用于触发算术逻辑运算单元。 时钟发生器clkgen的波形见下图8.2.2所示: CLK CLK1 CLKGEN ALU_CLK FETCH CLK CLK1 ALU_CLK FETCH 图1. 时钟发生器 RESET RESET
2023-01-09 20:50:48 1.73MB FPGA Verilog 夏宇闻
1
作者: 西尔伯沙茨 出版社: 高等教育出版社 译者: 丛书名:
2022-09-25 20:55:09 919KB 数据库系统概念 答案
1
计算机网络与因特网douglarsecorner著第六版英文答案,给有需要的同学。 题号是乱的,少量题目无答案,但大部分应该都有
2022-09-25 13:05:13 1.01MB 计算机网络 英文 答案 课后习题
1
计算机网络自顶向下方法第四版原书英文答案
2022-06-20 18:06:06 4.63MB 计算机网络
组合数学( richard)第五版2到8章英文答案
2022-04-26 23:36:26 1001KB 教学
1
该整理版涵盖2010年2月前几乎所有CSDN及百度文库上关于《算法导论》第二版课后的习题答案(中英文版word、pdf),附送原著pdf、勘误、程序员面试100题等文档,是你学习《算法导论》的好帮手。
2022-04-20 20:39:41 17.59MB 算法导论 第二版 答案
1