该资源利用Verlog实现了简单CPU,并可烧录进小脚丫进行验证,资源包内附有演示视频,大家可以观看整个演示过程,也可根据视频烧录进自己的小脚丫进行验证。另外详细设计请参考本人的博客【FPGA】设计一个简单CPU—Verlog实现。希望可以帮助到大家。
2023-12-19 15:24:01 74.39MB fpga开发
1
一个简单的节拍CPU设计,支持MOV,MVI等10条指令,VHDL语言设计,附带波形模拟~~
2022-12-28 12:54:56 1.04MB 16位CPU VHDL
1
简单CPU设计,包含有一个RAM组件,代码有详细注释以及说明。可实现寄存器运算、立即寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器相对寻址以及对RAM读写等操作,内含波形图以及绑定好的管脚图。用户可根据自己的实验器材重新绑定管脚。
2022-11-28 00:45:54 9.32MB 简单CPU设计 VHDL FPGA Cyclone
1
自制CPU 这是在Logisim中实现的简单CPU,其灵感来自Albert Paul Malvino在“数字计算机电子学”一书中介绍的SAP-1体系结构。 ##指令系统: LDI-立即加载 STM-存储到内存 LDM-从内存加载 LDMA-由A指向的内存加载 ADDI-立即添加 SUBI-次即时 ADDM-从内存添加 SUBM-内存中的子项 JMPI-跳转到直接地址 JMPM-跳转到内存中存储的地址 JMPA-跳转到A中存储的地址 JMPMA-跳转到A指向的内存中存储的地址 JZI-如果设置了零标志,则跳转到立即地址 JCI-如果设置了进位标志,则跳转到直接地址 OUT-输出存储在A中的
2022-07-07 12:05:14 16KB homebrew cpu assembler logisim
1
logisim设计简单CPU
2022-01-01 10:03:23 5.68MB cpu 计组
一个简单的节拍CPU设计,支持MOV,MVI等10条指令,VHDL语言设计,附带波形模拟
2021-09-07 09:08:07 1.02MB 16位CPU VHDL
1
基于FPGA的简单CPU实现,基于FPGA的简单CPU实现,基于FPGA的简单CPU实现,基于FPGA的简单CPU实现
2021-08-17 14:03:33 80KB verilog CPU FPGA
1
通过一台模型机的设计,使我们建立了整机的概念,模型机整体采取简单的组成模式,每一时钟周期内完成的操作有限。该模型机包括运算器,存储器,控制器等。指令结构,选用两片SN74181串行进位方式形成运算器,运用微程序控制各部件单元的产生控制信号,实现特定指令的功能,通过绘制指令流程图,编写指令时间表,设计微指令格式等实现了具体的微程序控制。
1
编译通过的简单流水线cpu 可实现24条指令 包含rom和ram
2021-07-07 14:39:36 1.52MB vhdl 简单cpu 流水线
1
完成的工作主要包括:指令系统的设计,FPGA-CPU的整体结构设计及其细化,逻辑设计的具体实现(VHDL语言程序的编写),软件模拟,以及硬件调试。
2021-07-07 14:35:31 4.88MB cpu
1