【北航计组实验代码、电路（一）】是一个针对计算机组织与结构（计组）课程的实验资源包，包含了Logisim、MIPS和Verilog等关键工具和语言的相关代码与电路设计。这个资源包对于学习计算机硬件基础、理解指令系统以及数字逻辑设计的学生来说是非常有价值的。 1. **Logisim**：Logisim是一款开源的电路模拟软件，广泛用于教育领域，特别是在计算机科学和电子工程的入门课程中。通过Logisim，学生可以构建和模拟数字逻辑电路，如AND、OR、NOT门，以及更复杂的组合和时序逻辑电路。它提供了直观的图形界面，使得初学者能够轻松理解和设计二进制逻辑运算器、加法器、寄存器、触发器等基本组件。 2. **MIPS**：MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集计算机（RISC）架构，常在计算机体系结构教学中作为实例进行研究。在这个实验中，可能涉及到MIPS汇编语言编程，让学生理解计算机如何执行指令，以及如何编写简单的程序。通过MIPS，学生可以学习到寄存器操作、寻址模式、分支和跳转指令等概念。 3. **Verilog**：Verilog是一种硬件描述语言（HDL），用于描述数字系统的结构和行为。在计组实验中，Verilog被用来设计和验证数字电路，如微处理器、内存系统和接口逻辑。学生可以使用Verilog来创建模块化的电路设计，然后通过仿真验证其功能正确性，为实际的FPGA或ASIC实现打下基础。 这个压缩包中的资源很可能是为了帮助学生完成一系列实验任务，涵盖了从逻辑门级别的电路设计到高级的处理器架构模拟。通过这些实验，学生不仅可以巩固理论知识，还能获得动手实践的经验，这对于理解计算机底层工作原理至关重要。同时，这个资源包的可用性和实用性得到了使用者的肯定，表明其内容全面且易于上手，对于有需求的人来说是一份宝贵的资料。

一种logisim的单周期CPU实现方式，该方式的实现指令包括addu，subu，lw，sw，lui，jr，jral，nop，ori等指令。

北航计组实验p5代码--Verilog流水线处理器 支持42种指令 不支持乘除法

处理器应支持MIPS-lite2指令集。 ` MIPS-C3={LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、 SUB、 SUBU、 MULT、 MULTU、 DIV、 DIVU、 SLL、 SRL、 SRA、 SLLV、 SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、 ORI、 XORI、LUI、SLT、SLTI、SLTIU、SLTU、BEQ、BNE、BLEZ、BGTZ、 BLTZ、BGEZ、J、JAL、 JALR、JR、MFHI、MFLO、MTHI、MTLO}

北航计组课设P5代码，已通过 请不要直接照搬，北航课设查重，一旦抄袭零分处理 1. 处理器应支持 MIPS-lite2 指令集。 MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop } 2. 处理器为流水线设计。

北航16级老学长的P6课设，仅供参考，抄袭责任自负 五级流水线CPU 祝愿每位航友圆满计组实验 (摘要大于50字实在不知道要写啥 啊啊啊啊啊啊啊啊啊啊啊啊)

北航计组实验p4代码--Verilog单周期处理器 支持40种指令

北航计组p5代码最终版 支持42种基本指令+玄学指令 不支持乘除法

北航计组实验代码、电路（一）

北航计组实验代码和电路（二）p3--Logisim单周期 支持30种指令