FPGA实验报告2019需要的可以自取
1
如何使用Matlab中BP神经网络工具箱进行加法器的设计和代码的编写 压缩包内容: BP.m----MATLAB代码实现 ; 基于BP神经网络的加法器设计与实现.docx ; 基于BP神经网络的加法器设计与实现.pdf ; 所有数据.xlsx 文档目录: 一、设计目的 二、设计思路 三、参数设置 3.1 BP神经网络参数设置 3.2 Sim函数参数设置 四、设计结果对比研究 4.1 结果分析 4.2 不同参数对比分析 4.3 残差分析 五、结论 5.1结论 5.2 优化改进 参考文献 附录 附录一 实现代码 附录二 数据导出
2021-11-21 15:06:33 5.15MB 人工智能 Matlab BP神经网络 加法器
EDA技术》实验报告8位二进制加法器设计 EDA技术》实验报告8位二进制加法器设计 EDA技术》实验报告8位二进制加法器设计
1
vhdl加法器设计,输入为8421BCD,内部转换为5421BCD相加,结果转换为5421BCD输出。
2021-09-27 14:25:59 65KB 8421BCD 5421BCD vhdl
1
华中科技大学计算机组成原理实验一 运算器设计(加法器设计) 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计
1
串行 四位 加法器,实现vhdl 语言的设计
2021-06-10 00:24:44 139KB 加法器
1
16位串行加法器logisim
2021-06-04 13:03:39 59KB 计租实验 串行进位加法器设计
1
怎么说呢,这个文档比较详细的介绍了相关的做法,并且包含了一定的车工序代码,希望能帮助到大家
2021-06-01 20:51:16 447KB 加法器设计
1
计算机组成原理--4位快速加法器设计
2021-05-29 14:02:27 477KB 计算机组成原理
1
计算机组成原理--16位快速加法器设计
2021-05-29 14:02:26 480KB 计算机组成原理
1