vhdl加法器设计，输入为8421BCD，内部转换为5421BCD相加，结果转换为5421BCD输出。
2021-09-27 14:25:59
65KB
1