本资源包含了divider_all和divider_all_tb两个.v文件，包含了奇偶分频（50%占空比）、任意占空比任意N分频、任意小数分频+N+0.5分频，相关原理性介绍详见本人博客——整数（奇偶）+分数分频器的verilog实现（大合集）
2022-05-07 03:05:10
216KB
1
通过设计任意分频器，学习较复杂的数字系统的设计方法。通过设计任意分频器,掌握电路中人工生成分频时钟设计方法.分频器工作时分析分频出来的信号,掌握时钟信号的使用注意事项。完成任意分频器功能,通过端口输入分频系数,按照分频系数的值作信号分频,可以实现奇数分频和偶数分频两种分频方法
2021-11-29 11:03:24
379KB
1