如何用VERILOG 来实现74HC373 8D 锁存器
2022-12-28 19:56:31 359KB VERILOG 74hc373模型
1
电子线路设计与制作
2022-11-04 09:05:25 3.62MB 电子线路 线路设计
给出基于0.13μm CMOS工艺、采用单时钟动态负载锁存器设计的四分频器。该四分频器由两级二分频器级联而成,级间采用缓冲电路实现隔离和电平匹配。后仿真结果表明其最高工作频率达37GHz,分频范围为27GHz。当电源电压为1.2V、工作频率为37GHz时,其功耗小于30mW,芯片面积为0.33×0.28 mm2 。
1
数字电子线路基础:第五章 锁存器和触发器.ppt
2022-06-17 09:00:56 3.75MB 计算机 互联网 文档
数字逻辑设计及应用教学课件:7-1 RS锁存器 .ppt
2022-06-16 20:00:24 539KB 计算机 互联网 文档
Tuning Database Locks & Latches[调优数据库锁和锁存器](PPT-61)
2022-06-04 09:05:12 166KB 文档资料
74ls245锁存器的介绍,随便素材包去完成吧 扁鹊vbudveqj9的vuweivei
2022-05-13 20:07:05 21KB 74ls245
1
  74LS373是一款常用的地址锁存器芯片,由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器,通常需要一块74LS373芯片。本文将介绍74LS373的工作原理。
2022-05-12 15:16:01 366KB 74LS373 D触发器 锁存器 文章
1
常用8D锁存器74LS373的技术资料 包括引脚图 逻辑功能 真值表
2022-05-12 15:11:36 51KB latch
1
由电路的输入功能,为六路输入,优先的顺序,选用8线-3线优先编码器74LS148,优先选择后,用锁存器将编号锁存,再编号译码显示。这里锁存器用D触发器和RS触发器。译码显示用BCD-七段显示译码器,形成的LED灯显示的数字即为选手编号
2022-04-25 13:18:32 236KB 8线-3线优先编码器74LS148 锁存器
1