利用RC高通电路的思想，针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度，而且瞬态增强电路工作的过程中，系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18 μm CMOS混合信号工艺。仿真结果表明：整个LDO是静态电流为3.2 μA；相位裕度保持在90.19°以上；在电源电压为1.8 V，输出电压为1.3 V的情况下，当负载电流在10 ns内由100 mA降到50 mA时，其建立时间由原来的和28 μs减少到8 μs；而在负载电流为100 mA的条件下，电源电压在10 ns内，由1.8 V跳变到2.3 V时，输出电压的建立时间由47 μs降低为15 μs。

无片外电容LDO的设计[摘要] 传统的低压差线性稳压器LDO，需要在其输出端添加输出电容，以保证系统的稳定性。但这会存在两个主要的问题：一方面，输出端产生的极点位置并不是固定不变的，而是随着负载变化的，LDO的频率补偿很大程度上取决于负载。因此，对输出电容的数值及类型提出了严格的要求;另一方面，增加了成本及PCB板的面积。因

低功耗无片外电容LDO的设计

考虑到LDO应用在无分立器件的情况下，针对在无片外电容和无片外电阻的情况下对LDO进行研究设计，在无外接电容的情况下，LDO同样能够输出稳定电压，以应用在DC-DC转换器中为内部电路模块进行供电。并通过调整LDO内部运算放大器结构以及对运算放大器进行米勒补偿来调整其零极点，同时在运算放大器内部进行电源隔离的处理，可以显著提高其电源抑制比。最后利用华虹0.18 μm的BCD工艺进行仿真。仿真结果表明，此结构具有高稳定性，可以输出稳定电压。

包含完整的电路文件，仿真文件以及对应的PDK文件，导入CadenceVirtuoso就可学习

设计了一种可用于射频前端芯片供电的高电源抑制比（PSR）无片外电容CMOS低压差线性稳压器（LDO）。基于对全频段电源抑制比的详细分析，提出了一种PSR增强电路模块，使100 kHz和1MHz处的PSR分别提高了40 dB和30 dB；加入串联RC补偿网络，保证了电路的稳定性；在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。电路采用UMC 65 nm RF CMOS工艺进行设计和仿真，整个芯片面积为0.028 mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100 kHz处，PSR为-84.4 dB，输出噪声为8.3 nV/[Hz]，在1 MHz处，PSRR为-50.6 dB，输出噪声为6.9 nV[Hz]，适合为噪声敏感的射频电路供电。