基于FPGA的FFT计算架构主要分为四种类型：顺序架构、并行架构、流水架构和阵列架构。流水结构是利用时间并行的计算方法，将重复的计算过程分解为多级进行计算，各级之间以流水的方式在时间上并行计算。
MDF架构是SDF架构的并行版本。最初的MDF架构由多个SDF架构通过变换电路连接而成。一般来说，MDF由多个相互连接的SDF路径组成，每个路径负责管理一个并行输入流。这种设计有助于有效利用寄存器的继承，节省了内存资源。
四路并行基2-DIF MDF FFT的具体架构如图 7所示，可以看到四路并行MDF FFT架构是SDF FFT的并行版本，从单个通道变为了4个通道。在前8个阶段，每个通道都相当于单个SDF在运行，每个通道的数据互不影响，在最后两阶段一起处理四路数据，输出最终结果。
2023-11-06 16:47:50
20.02MB
1
教程使用博途V15.1制作，需要此版本及以上才能打开。压缩包内含程序和HMI仿真，可以直接使用HMI仿真查看效果，与实际效果一样。
硬件电路：开关控制接触器，接触器控制电机
PLC型号：西门子s7-1200系列
实现功能：设置四路按钮和对应的抢答灯，所有按钮只能响应其中一个，无论是同时按下还是分别按下。只有一个对应的灯会亮起，这个灯会提示主持人是几号选手抢答到。通过简单的位操作的基本指令就可以实现本功能。
目的：本项目相关系列教程可以为工作的同志进行自学教程的练习，也可作为西门子自动化挑战赛的基础练习，对于比赛的要求是都有HMI的设计开发工作，通过本系列可以实现各类项目的HMI和硬件软件程序的联动仿真。
2023-05-16 22:27:59
7.19MB
1
下位机基于89C51和DS18B20，采用单总线采集DS18B20的数据，实际测试四个传感器，理论上支持更多传感器，同时通过串口将数据发送到上位机，由上位机进行数据的存储、处理以及展示。
2023-04-19 13:34:46
290KB
1
抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，广泛应用于各种知识竞赛、文娱活动等场合。能够实现抢答器功能的方式有多种，可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式，但这种方式制作过程复杂，而且准确性与可靠性不高，成品面积大，安装、维护困难。本节介绍一种利用8051单片机作为核心部件进行逻辑控制及信号产生的四路抢答器。
2023-04-09 15:09:16
113KB
1
1、轻触开关提供信号输入
2、CD4013在收到一路信号后能自动锁存电路
3、信号发生器为CD4013提供5KHZ的时钟信号。
4、LED正常工作时发光，
5、蜂鸣器发出能发出1KHZ的声音。
2023-01-10 14:45:29
112KB
1
本次课程设计，我们这一组要求做的是4路抢答器。抢答器在比赛的时候经常用到，市场上卖的成品比较贵，如果有足够的器件和条件，我们可以自己动手做简易的抢答器装置，根据自己的需要进行改进。设计的主要内容是：（1）设计键盘输入电路；（2）设计显示输出电路；(3)掌握响应外部中断的原理；（4）编写程序；（5）利用画图软件画出硬件电路原理图和PCB图；（6）软硬件联机调试；（7）书写实验报告。
2023-01-03 22:00:23
415KB
1