华中科技大学计算机组成原理实验报告（完整）+代码参考 ---自己写的
报告和代码仅供参考，都是自己写的，基本上都能看懂
1.掌握原码一位乘法运算的基本原理
2.熟练掌握 Logisim 寄存器电路的使用
3.能在 Logisim 平台中设计实现一个 8*8 位的无符号数乘法器。
2021-07-20 09:06:28
924KB
1
Verilog原码二位乘法器，其中两个操作数位宽为5。文件中含解释文档，代码中含tb文件和详细注释。配合https://blog.csdn.net/qq_42334072/article/details/105928385食用更佳
2021-04-30 01:09:15
1.45MB
1
原码一位乘，两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。这里是原码的设计与实现，包括说明
2021-03-04 20:24:15
287KB
1