booth_wallace_multiplier 展位编码的华莱士树乘法器
2021-10-21 22:59:03 5KB Verilog
1
使用了4-2压缩器与3-2压缩器进行组合,最终成功产生华莱士树,输入是12个48bit的数字压缩后产生2个48b的数字(至于为什么是48,主要是由于我做的是乘法操作不会进位的)
2021-02-28 20:01:30 2KB verilog fpga
1
自己写的代码分享一下
2021-01-28 11:23:09 1.64MB 华莱士树
1
华莱士树乘法器12*12无符号乘法器
2021-01-28 11:23:07 3.48MB 华莱士树乘法器
1