DDR3内存已经被广泛地使用，专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和走线的建议，这些建议同样也适用于高密度、紧凑型的电路板设计。 DDR3设计规则和信号组 让我们从以DDR3信号分组建立高速设计规则讲起。在DDR3布线时，一般要将它的信号分成命令信号组、控制信号组、地址信号组、数据信号0/1/2/3/4/5/6/7分组、时钟信号组以及其他。推荐的做法是，在同一组别中的所有信号按照“相同的方式”走线，使用同种拓扑结构以及布线层。 图1: DATA 6分组中所有信号都是以“相同方式”布线的，使用相同的拓扑结构以及布线层。 举个例子，我们来看一下图1的走线过程，所有DATA 6分组的信号都是从第1层切换到第10层的，然后到第11层，之后再切换到12层。分组中的每个信号都有相同的层切换，通常都走相同距离，使用相同的拓扑结构。 如此布线的一个优势在于，当作信号线长度调整时（也称延迟或相位调整），通路中的z轴长度可以忽略不计。这是因为所有信号均具相同的布线方式，有着完全相同的过孔定义和长度。 创建DDR3信号组 AlT