这是基于Altera 公司DE2开发板的所写的VGA显示代码,可以设置显示区域,和颜色,代码简单,移动,采用verilog语言
2023-04-22 22:39:44 2KB fpga verilog vga
1
显示器显示 xilinx VGA显示 VGA输出八色彩条实验 VGA输出乒乓球实验
2022-10-27 11:03:33 974KB Xilinx VGA显示程序
1
基于FPGA的VGA汉字显示,verilog语言
2021-04-14 14:24:17 175KB FPGA VGA 显示 verilog
1
vga显示器彩条显示的Verilog逻辑源码Quartus工程文件,FPGA型号Cyclone4E系列中的EP4CE10F17C8,Quartus版本18.0。 module vga_colorbar( input sys_clk, //系统时钟 input sys_rst_n, //复位信号 //VGA接口 output vga_hs, //行同步信号 output vga_vs, //场同步信号 output [15:0] vga_rgb //红绿蓝三原色输出 ); //wire define wire vga_clk_w; //PLL分频得到25Mhz时钟 wire locked_w; //PLL输出稳定信号 wire rst_n_w; //内部复位信号 wire [15:0] pixel_data_w; //像素点数据 wire [ 9:0] pixel_xpos_w; //像素点横坐标 wire [ 9:0] pixel_ypos_w; //像素点纵坐标 //***************************************************** //** main code //***************************************************** //待PLL输出稳定之后,停止复位 assign rst_n_w = sys_rst_n && locked_w; vga_pll u_vga_pll( //时钟分频模块 .inclk0 (sys_clk), .areset (~sys_rst_n), .c0 (vga_clk_w), //VGA时钟 25M .locked (locked_w) ); vga_driver u_vga_driver( .vga_clk (vga_clk_w), .sys_rst_n (rst_n_w), .vga_hs (vga_hs), .vga_vs (vga_vs), .vga_rgb (vga_rgb), .pixel_data (pixel_data_w), .pixel_xpos (pixel_xpos_w), .pixel_ypos (pixel_ypos_w) ); vga_display u_vga_display( .vga_clk (vga_clk_w), .sys_rst_n (rst_n_w), .pixel_xpos (pixel_xpos_w), .pixel_ypos (pixel_ypos_w), .pixel_data (pixel_data_w) ); endmodule
fpga-Verilog-图片-文字vga显示 fpga用vga显示图片和文字。 刚完成的
2019-12-21 19:47:06 3.23MB fpga vga显示 Verilog
1