本设计主要介绍AXILite的设计开发，通过一个主机Master读写控制两个从机Slaver（通过基地址进行寄存器地址偏移），从而实现外设寄存器的控制。包括：IP的生成、各通道的信号讲解，以及基地址的使用。
包括三种设计方案，一是基于XILINX的AXI Crossbar IP的工程；二是基于XILINX的AXI Interconnect互联的Block Desing的工程；三是基于开源代码AXI的工程。
2024-04-30 14:25:12
33.5MB
1
1，工程源码用CubeMX配置生成的，用cubeIDE打开编译成功。
2，加入少量代码，通过DMA 收到audio数据然后再通过串口打印出来。
3，已验证II2主机播放100hz正弦波，收到打印也是正弦波。
2023-02-03 12:42:08
17.02MB
1
mc9s12dp256 CCP EEPROM 利用vector提供的驱动实现 CCP 下位机 SLAVER 附带标准CCPdriver 文件 PCAN上位机 MASTER
2021-02-24 10:05:54
2.46MB
1
ESP8266模块与STM32串口连，实现STM32 RTU Slaver转ＭODBUS TCP Slaver
2019-12-21 20:38:41
87KB
1