cpu cache 延迟周期 测试 也可以验证cpu cache大小

结合CPU-Cache设计一个高效的内存池，无查找申请，无查找释放内存。

一种可以替代cache的缓存设计方法，在对功耗和性能要求的场景中可以参考

CPU Cache 基础文章.pdf

陈怀临：本文通过读者们比较熟悉的妈咪和包厢场景，阐述了高端CPU和大Cache结构中的一个比较略微高深的工程话题－－Cache Coloring。高端通信系统设计和实践中，对Cache和 性能的把握是至关重要的

C++通过CPUID获取CPU的序列号，制造商，核心，超频，主频和Cachesize

verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。

网易杭研院何登成学习CPU架构以及并发程序设计的一些心得 与收获。主要内容包括： – 简单介绍CPU的架构，部分主要模块及其功能(Cache Structure, Cache Line , Set-Way)； – Cache Coherence算法 (MESI, MOESI)； – CPU Memory Ordering模型 (Atomic，Reorder，Memory Barrier (Compiler, CPU)，Lock Instruction，Load Acquire/Store Release)； – 并发程序设计 (实现一个Spinlock，纠正一个Lock-Free Algorithm， Data Race (False-Sharing, Per-Processor Data))

CPU Cache and Memory Ordering(修改版)CPU Cache and Memory Ordering(修改版)CPU Cache and Memory Ordering(修改版)