内容概要:本论文探讨了在硬件实现高级加密标准(AES)算法时面临的挑战以及解决方案,重点介绍了采用复合域实现SubBytes求逆运算是如何显著减小算法的物理面积,同时保持加密的安全性和效率。通过对算法的不同实现方式进行详细对比,选择了基本迭代反馈方式用于本次硬件设计,旨在使AES算法能更好地应用在资源受限的设备如RFID和智能卡等场景。文中不仅阐述了AES算法的工作原理,还具体展示了从输入接收到控制流程再到加密过程的每个组件设计。 适合人群:信息安全专业人士、从事硬件设计的研究人员、电子工程专业师生及对密码学感兴趣的技术人员。 使用场景及目标:针对小型嵌入式系统(比如IC卡、RFID)等特定应用场景,实现高性能的小型化AES加密算法;同时加深对AES算法的理解及其底层工作机制的认识。 阅读建议:建议读者先了解AES算法的基本理论背景,再仔细研读本文中的设计思路和技术细节。对于非专业读者,可能需要查阅一些辅助资料才能更好理解文中的某些概念或术语。
2025-04-04 10:48:33 75KB Verilog AES RFID
1
---基于verilog语言的AES时序加密算法,其中包含源代码、仿真文件,加密正确性已通过验证----
2021-11-23 22:42:21 7KB FPGA verilog AES
1
这里面包括了AES加密算法使用ModelSim仿真软件和Verilog语言完成的功能模块代码和测试模块代码
2019-12-21 20:27:07 8KB Verilog、AES
1
veriolg 以及 c++ 实现AES加密算法。代码均通过测试(适合初学者参考)
2019-12-21 19:18:10 787KB verilog AES c++
1