基于FPGA用VHDL语言设计的12小时制时钟,具有清零暂停功能
2021-06-22 14:35:57 1.01MB FPGA VGDL 12小时制时钟
1