AD转化驱动程序 使用初学者 我适当的加了注释 谢谢

cyclone4 FPGA读写8位AD转换器TLC549实验Verilog逻辑源码Quartus11.0工程文件, FPGA型号为EP4CE6E22C8,可以做为你的学习设计参考。 ( clk, //系统50MHZ时钟 adc_sclk, //AD TLC549的时钟 data, //AD TLC549的数据口 cs, //AD TLC549的片选择 wei, //数码管的为选择 duan //数码管的7段码 ); input clk; input data; output cs; output adc_sclk; output[7:0] duan; output[3:0] wei; reg cs,adc_sclk,clk1k,clk1ms; reg[15:0] count; reg[24:0] count1ms; reg[3:0] cnt; reg[2:0] number; reg[1:0] state; reg[3:0] wei; reg ledcs; reg [7:0] duan; reg[7:0] dataout; reg[16:0] tenvalue; parameter sample=2'b00, display=2'b01; /**********产生100k的采集时钟信号*********/ always@(posedge clk) begin if(count<=250) count<=count+1'b1; else begin count<=0; adc_sclk25'd25000) begin clk1ms<=~clk1ms; count1ms<=0; end else count1ms<=count1ms+1; end /*********AD采样程序**************/ always@(negedge adc_sclk) begin case(state) sample: begin cs<=0; dataout[7:0]4'd7) begin cnt<=0; state<=display; end else begin cnt<=cnt+1; state<=sample; end end display: begin cs<=1;//关AD片选 tenvalue>4)&8'b0000_1111)*16+ tendata(dataout&8'b0000_1111))*129;// //得到采集的数据 state<=sample; end default: state<=display; endcase end /***********2进制转十进制函数*************/ function[7:0] tendata;//返回一个4位的数字 input[7:0] datain; begin case(datain) 4'b00000000: tendata=4'd0;//0 4'b00000001: te

本实验的内容是 利用状态机实现对 TLC549TLC549TLC549TLC549TLC549TLC549的采样控制，作一个 简易 的电 压表。实验 压表。实验 时通过 调节电位器 RW1 RW1改变 ADC ADC的模拟输入值，数据采样读取后由 模拟输入值，数据采样读取后由 数码管显示，最后用万表测量输入电压并与读取到的据（ 数码管显示，最后用万表测量输入电压并与读取到的据（ 数码管显示，最后用万表测量输入电压并与读取到的据（ 数码管显示，最后用万表测量输入电压并与读取到的据（ 数码管显示，最后用万表测量输入电压并与读取到的据（ 经换算后的数据 ， 单位为 MV ）作比较 。