内容概要:本文档记录了mcdf项目中遇到的各种bug及其解决方案。主要涵盖的问题包括:父类方法未写virtual、子类未写super.XXX、配置数据库(configdb)使用不当、时钟边沿触发延迟、grant信号维持时间不足、仿真不能自动结束、UVM序列中寄存器模型卡住、时间单位不一致、predictor编译报错、covergroup模拟错误、文件权限问题、寄存器读写异常、句柄传递错误、寄存器操作执行异常、约束条件设置不合理等。每个问题都详细描述了其产生的原因,并提供了具体的解决方法。
2025-12-17 09:58:46 26KB Verilog SystemVerilog QuestaSim
1
附件为MCDF验证项目的主要代码,可直接运行
2022-09-26 19:21:52 468KB MCDF IC验证
1
mcdf sv_lab5代码
2022-08-16 21:00:51 37KB mcdf
1
已经更新了完整性测试、寄存器读写测试、寄存器稳定性测试、数据通道开关检查、优先级测试、下行从端低带宽测试等。 其中,设计代码更新了arbiter,添加了轮询仲裁机制。 注意,这个代码是在svlab5的基础上更新的,里面有覆盖率的东西,暂时看不懂也没关系。学完就懂了。 (分类里没有对应项,我只能随便选一个了~)
2022-05-31 09:40:18 20KB mcdf 芯片验证
mcdf_uvm:适用于MCDF的uvm测试台
2022-03-17 10:28:19 138KB SystemVerilog
1