内容概要：本文介绍了一款纯HDL实现的FPGA以太网TOE TCP/IP协议栈，支持千兆和万兆以太网，涵盖ping、arp、igmp、udp、tcp、dhcp等多种协议。该项目提供了清晰的代码结构，包括MAC层、IP层、TCP/UDP层、ARP、ICMP和DHCP模块，以及K7板卡的测试工程。代码实现简洁明了，便于移植到其他FPGA平台。文中详细介绍了各模块的工作原理，如ARP请求发送、Ping功能测试、TCP状态机等，并展示了其高效性和稳定性。此外，项目还提供了详细的移植指南，确保初学者也能轻松上手。 适合人群：对FPGA网络开发感兴趣的工程师和技术爱好者，尤其是有一定FPGA开发经验的人群。 使用场景及目标：适用于需要在网络设备中集成高效TCP/IP协议栈的应用场景，如嵌入式系统、网络加速设备等。目标是帮助开发者深入了解TCP/IP协议栈的工作机制，并提供一个高性能、易移植的解决方案。 其他说明：项目源码和文档齐全，可在GitHub上找到更多资源。文中提到的优化技巧和实际测试数据有助于进一步提升系统的性能和可靠性。

基于FPGA的DDS原理信号发生器设计：利用Quartus II 9.1与Verilog HDL实现频率幅度可调的正弦波、方波、锯齿波及三角波生成器，包含代码与原理图。,基于FPGA的DDS原理信号发生器设计 quartusII 9.1平台 Verilog HDL语言编程 可产生正弦波、方波、锯齿波以及三角波 频率幅度可调节 代码+原理图 ,基于FPGA的DDS原理信号发生器设计; Quartus II 9.1平台; Verilog HDL语言编程; 产生多种波形（正弦波、方波、锯齿波、三角波）; 频率幅度可调节; 代码与原理图。,"基于FPGA的信号发生器设计：Verilog HDL编程的DDS原理验证"

FPGA XC7A35T驱动程序，Verilog HDL实现。 项目代码可直接编译运行~

crc16校验程序，仿真过。这个属于自己写的。分享给大家参考吧

CAM（Content Addressable Memory，内容可寻址存储器）是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较，迅速判断出输入数据是否与CAM中的存储数据项相匹配，并给出匹配数据项的对应地址和匹配信息。CAM以其高速查找、大容量等特点而被广泛地应用于电讯、网络等领域。 　　本文介绍一种用Verilog HDL设计CAM的方案。该方案以移位寄存器为核心，具有可重新置改变字长、易于扩展、匹配查找速度快等特点。 　　1 CAM功能描述 　　CAM的基本框图如图1所示。  与RAM相似，CAM是将数据项存储在一个阵列中。每个数据项的位数叫做字

我几年前做的多层感知器的Verilog实现（源代码注释为西班牙语）

数字电路设计及Verilog HDL实现.rar

高速可复用SPI总线的设计，非常详尽，内容包括SPI总线的基础知识介绍，SPI的verilog实现以及仿真验证。本文的创新点在于,将shift寄存器不区分接收与发送,并且 将shift与transmit合并,直接实现串行输入输出与并行输入数据的功能，节省了一半的硬件资源。进阶版的SPI设计参考资料，分享给大家。

摘要：一种利用VerilogHDL设计CAM的方案，该方案以移位寄存器为核心，所实现的CAM具有可重新配置改变字长、易于扩展、匹配查找速度等特点，并在网络协处理器仿真中得到了应用。关键词：CAM移位寄存器VerilogHDLCAM（ContentAddressableMemory，内容可寻址存储器）是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较，迅速判断出输入数据是否与CAM中的存储数据项相匹配，并给出匹配数据项的对应地址和匹配信息。CAM以其高速查找、大容量等特点而被广泛地应用于电讯、网络等领域。本文介绍一种用VerilogHDL设计CAM的方案。该方案以移位寄

资源内容：.v文件，实现功能为使用蓝牙模块远程操控，以及vga屏幕进行显示的贪吃蛇小游戏 环境需求：vivado（源开发环境为vivado 2016），硬件开发板（源开发环境为Xilinx NEXYS4 DDR开发板）、蓝牙外设模块、vga显示屏外设模块 适用于：数字逻辑相关课程初学者、verilog HDL初学者