本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400 FPGA实现，并可使用与其配套的Liber08．5 EDA工具进行代码的编辑和原理图的绘制，并进行功能仿真与电路的综合。
2024-07-17 19:36:02
94KB
1
如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧，~_~)，那么去享受原文吧。或者你可以考虑看看特权同学的翻译水平，哈哈……
2024-03-14 18:53:13
245KB
1
为改善红外图像的视觉效果和后续处理质量,需要对图像进行增强处理。在此介绍并实现了一种空间域图像增强算法,自适应分段线性拉伸算法。首先简要分析算法原理,对该算法基于Xilinx公司XC4VLX15系列FPGA的实现方法进行了研究,以兼顾系统实时性和集成度为目的,提出灰度直方图统计和拉伸运算等关键模块的解决方案。通过试验结果分析,对压缩因子的选取提出建议。该设计的输出延迟仅为62.5 ns,且具有实现简单、集成度高、功耗低等优点,适合在精确制导武器和导航系统中应用。
2024-03-12 16:57:47
90KB
1
前几个月，因为给别人做项目的缘故，使用了lattice的FPGA。使用过程中最大的问题就是软件不熟，网上分享的资料也比较少。
2023-10-05 20:59:27
54KB
1
数字电路与FPGA设计实验教程，从数字电路的基本原理出发，小到寄存器，D触发器以及典型的数字电路，真值表，以及所有数电中基本的经典概念都有涉及
2023-07-27 19:41:14
110.59MB
1
针对NAND Flash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言，利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台，在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。
2023-04-05 19:09:36
277KB
1
Xilinx新一代FPGA设计套件Vivado应用指南,专业指导vivado开发环境的使用方法
2023-03-23 20:32:35
75.86MB
1