以Altera公司的FPGA器件为开发平台,采用MATLAB及Verilog语言为开发工具,详细阐述了数字滤波器技术的FPGA实现原理、结构、方法和仿真测试过程,并通过大量工程实例分析FPGA实现过程中的具体技术细节,有完整的MATLAB及Verilog实例工程代码,有利于工程技术人员学习参考。
2021-05-08 19:51:09 48.63MB 滤波器 MATLAB FPGA Verilog
1
基于MII的以太网MAC的FPGA实现代码,采用Verilog HDL编写。代码简单,架构清晰,实用性强。
2021-03-05 12:21:43 11.43MB 以太网 MII FPGA Verilog
1
FIR滤波器的MATLAB及FPGA实现代码,需要的可以下载的哦
2020-01-03 11:20:08 116.32MB FIR
1
基于RGMII的以太网MAC的FPGA实现代码,整个工程采用Verilog HDL实现,包括测试用例以及功能验证TestBench
2019-12-21 22:09:44 22.85MB RGMII 以太网 MAC FPGA
1
CRC 校验算法原理到FPGA实现代码。里面包括CRC检验的实现文档,Verilog HDL的实现代码,MATLAB仿真验证程序等,Testbench完整。可完美运行。
2019-12-21 22:09:44 2.88MB CRC 算法原理 FPGA实现 Verilog
1
直方图拉伸是通过对比度拉伸对直方图进行调整,从而“扩大”前景和背景灰度的差别,以达到增强对比度的目的,这种方法可以利用线性或非线性的方法来实现直方图均衡化则通过使用累积函数对灰度值进行“调整”以实现对比度的增强。FPGA代码实现
2019-12-21 20:52:39 26.15MB 直方图均衡化 FPGA实现代码
1
DDS的原理及FPGA实现代码, 需要的可以下载看看的,希望有用
2019-12-21 19:43:26 10.51MB DDS
1
本项目实现一个具有小时 分 秒的时钟 具有整点报时。手动校正时间等等功能! 适合初学者~ 初学者 , 项目 , 校正
2019-12-21 19:40:42 135KB 多功能数字时钟 FPGA  实现 代码
1
各种调制解调方式的fpga实现 及代码
2019-12-21 19:40:41 604KB 调制解调 fpga 实现  代码
1