计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现 北京科技大学

利用Verilog编写的简单8位模型机，具有加、减、与、或功能。有设计思路，以及具体实现。有完整工程，也有文档解析讲解。具体模块有节拍产生器、控制器、算术逻辑运算单元ALU、累加器ACC、地址寄存器MAR、程序计数器PC、数据寄存器DR、存储器ROM、时钟信号源、指令寄存器IR。

本资源包含了计组2的实验工程源码以及实验报告，基于多周期CPU的32位模型计算机，实现是基于minisys，可使用仿真进行验证。实验报告里也包含了完整的实验过程以及验证结果，工程源码也可直接打开

以TEC-CA教学实验系统为平台，采用硬件描述语言 VHDL为设计工具，应用QUARTUSⅡ5.1环境进行大规模集成电路的功能设计仿真

计算机组成原理课程设计的8位模型计算机，能运行的，大家可以借鉴下

一份完整的,拿过 "优秀" 的报告~ 包括 一课题的主要功能. 二设计方案 1、模型机的逻辑框图 2、模型机的数据格式和指令系统 3、模型机的寻址方式 4、模型机的指令执行流程 5、模型机的微操作控制信号及其实现方法 三、主要功能的实现 四、各功能部件的VHDL的实现及仿真波形 五,实验总结

1. 课程设计目的 (1)、计算机组成原理课程设计的主要任务是让学生通过动脑和动手解决计算机设计中的实际问题。综合运用所学计算机组成原理知识，在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本的模型计算机，掌握整机概念，并设计机器指令系统，编写程序，在所设计的模型计算机上调试运行。 (2)、通过一台模型机的设计过程，明确计算机的控制原理与控制过程，巩固和灵活应用所学的理论知识，掌握计算机组成的一般设计方法，提高学生设计能力和实践操作技能，为从事计算机研制与设计打下基础。

本资源包含了基于logisim软件的8位模型计算机的.circ设计源文件，一共有几个逻辑单元：包括ALU、加减器、Control单元、CPU、时序发生器、循环累加器、取指令单元、寄存器等。下载即可使用logisim打开，欢迎下载参考学习

微处理器的所有数据通路宽度是8位，操作码是3位。操作码对应的编码：load—>000，sta—>001，add—>010，sub—>011，and0—>100，nop—>101，jmp—>110。 微程序的编码采用直接编码方法，有16个控制信号，外加5位地址，所以一共21位。地址3的下地址，应该根据指令操作码来形成，所以将其下地址设为01111，表示如果下地址为01111时，下地址的低3位是指令操作码，高2位固定是01，因此load指令的开始地址是01000=8，sta指令的开始地址是01001=9，同理add的是01010=10，sub的是01011=11，and1的是01100=12，nop的是01101=13，jmp的是01110=14。

本资源包含了基于logisim软件的8位模型计算机的.circ设计源文件，一共有几个逻辑单元：包括ALU、加减器、Control单元、CPU、时序发生器、循环累加器、取指令单元、寄存器等。下载即可使用logisim打开，欢迎下载参考学习