数字逻辑课程设计,简单的8位模型计算机verilog设计

上传者: 55880219 | 上传时间: 2022-12-29 21:15:49 | 文件大小: 16.62MB | 文件类型: ZIP
利用Verilog编写的简单8位模型机,具有加、减、与、或功能。有设计思路,以及具体实现。有完整工程,也有文档解析讲解。具体模块有节拍产生器、控制器、算术逻辑运算单元ALU、累加器ACC、地址寄存器MAR、程序计数器PC、数据寄存器DR、存储器ROM、时钟信号源、指令寄存器IR。

文件下载

资源详情

[{"title":"( 375 个子文件 16.62MB ) 数字逻辑课程设计,简单的8位模型计算机verilog设计","children":[{"title":"ALU.v <span style='color:#111;'> 1.46KB </span>","children":null,"spread":false},{"title":"pulse.xdc <span style='color:#111;'> 19.53KB </span>","children":null,"spread":false},{"title":"pulse.v <span style='color:#111;'> 530B </span>","children":null,"spread":false},{"title":"rom4_8.v <span style='color:#111;'> 1.11KB </span>","children":null,"spread":false},{"title":"IR.v <span style='color:#111;'> 3.55KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明