数字逻辑课程设计，简单的8位模型计算机verilog设计
利用Verilog编写的简单8位模型机，具有加、减、与、或功能。有设计思路，以及具体实现。有完整工程，也有文档解析讲解。具体模块有节拍产生器、控制器、算术逻辑运算单元ALU、累加器ACC、地址寄存器MAR、程序计数器PC、数据寄存器DR、存储器ROM、时钟信号源、指令寄存器IR。
文件下载
资源详情
[{"title":"（ 375 个子文件 16.62MB ） 数字逻辑课程设计，简单的8位模型计算机verilog设计","children":[{"title":"ALU.v <span style='color:#111;'> 1.46KB </span>","children":null,"spread":false},{"title":"pulse.xdc <span style='color:#111;'> 19.53KB </span>","children":null,"spread":false},{"title":"pulse.v <span style='color:#111;'> 530B </span>","children":null,"spread":false},{"title":"rom4_8.v <span style='color:#111;'> 1.11KB </span>","children":null,"spread":false},{"title":"IR.v <span style='color:#111;'> 3.55KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多，未全部展示</span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- 深入体验C语言项目开发+源码
- 防伪开票5_02虚拟系统
- 省市区街道 四级地址库
- flash as3中文API 帮助文档
- 卡巴斯基应急救援磁盘18.0镜像
- 简单的JAVA日记本程序源代码
- 适用于新手的Android天气预报Demo(大学作业)
- HHT变换的三种方法+Matlab程序
- lzma-4.32.tar.bz2
- UltraEdit破解版dll，通杀UE系列所有产品
- C语言实现AES加解密
- IBM Spss Modeler 18 应用程序指南.pdf
- spring-boot-starter-1.5.4.RELEASE.jar
- 韵乐X3效果器中文版正版下载
- 各个版本的jQuery
- 解析wkt数据
- FTP客户端服务器端全部代码
- 拼单词游戏
- 元工MES详细介绍
- flashbuilder4.6 中文版教程
- 人脸属性标注工具v1
- 加减交替原码一位除
- FDTD_Solution入门
- zookeeper+dubbo+spring
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明