用VHDL语言设计的一个能显示 12/24 小时计时与报时等功能的时钟。
2022-03-30 09:39:31 2.18MB 12/24小时 EDA VHDL
1
24小时时钟显示实验,数码管 573 51单片机 proteus仿真
2021-11-25 15:58:52 78KB 数码管 573 51单片机 proteus仿真
1
74LS48实现24小时时钟数字钟multisim仿真源文件,multisim10及以上版本可以正常打开仿真
24小时时钟(full)电路multisim仿真源文件,multisim10及以上版本的软件可以正常打开仿真。
设计简单74ls90同步⑩进制计数,可添加额外功能,扩充比较广
2021-06-23 20:26:23 531KB 24小时时钟
1
24小时时钟 VHDL语言 EDA技术 模块化 例化程序 提供硬件接口
2020-01-03 11:21:26 436KB 24小时时钟 VHDL语言 EDA技术
1
优点:设计简单,易操作,可添加额外功能,缺点:74ls90为异步十进制计数,反映不如同步计数快
2019-12-21 19:36:39 1.05MB 数字时钟
1