UVM通用验证方法学最新2017版，学习FPGA IC验证的必须资料

最新的SV IEEE 1800-2017 和 UVM IEEE 1800.2-2017英文版，适合从事半导体行业的设计和验证工程师参考，ieee 权威文档，包含system verilog 和UVM 两个电子版的资料，文档齐全。

最新完整英文电子版 IEEE Std 1800.2-2020 Universal Verification Methodology Language Reference Manual (通用验证方法学语言参考手册 )。该标准建立了通用验证方法（UVM），这是一套应用编程接口（API），定义了一个基础类库（BCL）的定义，用于为功能验证环境开发模块化、可扩展和可重复使用的组件。这些API和BCL是基于IEEE的System Verilog标准，IEEE Std 1800.1。目前，验证组件和环境是以不同的形式创建的，这使得验证工具和/或地理上分散的设计环境之间的互操作性既费时又容易出错。UVM标准化工作的结果将改善互操作性，减少为每个新项目或电子设计自动化（EDA）工具重新购买和重写知识产权（IP）的成本，并使重复使用验证组件更加容易。总的来说，UVM的标准化工作将降低验证成本，提高整个行业的设计质量。