根据对时钟同步装置守时误差的分析，提出了一种通过降低测量误差进一步提高守时精度的同步时钟装置设计方案。该方案利用时钟内插方法降低全球定位系统(GPS)秒脉冲周期测量误差，对秒脉冲均值进行余数补偿消除均值计算中的引入误差，从而提高同步时钟装置的守时精度。根据所提方案设计了基于AMBA APB总线的通用高精度同步时钟知识产权(IP)核，并利用ARM Cortex-M0内核在现场可编程门阵列(FPGA)中构建了具有高精度同步时钟IP的片上系统(SoC)进行测试验证。测试结果表明，基于所提方案设计的通用高精度同步时钟IP核所生成的同步时钟精度在20 ns以内，守时误差在每小时300 ns以内。

Xilinx FPGA应用进阶 通用IP核详解和设计开发 xilinx FPGA 通用IP 设计开发 电子书

Xilinx FPGA应用进阶 通用IP核详解和设计开发 [黄万伟编著][电子工业出版社][2014.08][274页]

第一章 Xilinx FPGA发展和应用 第二章 Xilinx FPGA时钟资源详述 第三章 Block RAM 核的功能简介和应用说明 第四章 TEMAC核的功能和应用介绍 第五章 LVDS技术规范及其应用 第六章 Xilinx DDR3存储器接口解决方案

rgeolocate：通过R进行的通用IP地理位置

详细介绍了时钟资源、Block RAM、TEMAC、LVDS、DDR3接口等结构及应用。

Xilinx FPGA应用进阶 通用IP核详解和设计开发